ZHCSN95A August 2022 – December 2022 DRV8452
PRODUCTION DATA
图 7-73 展示了 CTRL13,表 7-54 中对此进行了介绍。
读/写
返回寄存器映射表
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TSTSL_DLY[5:0] | VREF_INT_EN | RSVD | |||||
R/W-000100b | R/W-0b | R/W-0b |
位 | 字段 | 类型 | 默认值 | 说明 |
---|---|---|---|---|
7-2 | TSTSL_DLY[5:0] | R/W | 000100b | 控制最后一个 STEP 脉冲和激活静止省电模式之间的延迟。
|
1 | VREF_INT_EN | R/W | 0b | 当该位为 1b 时,器件使用内部 3.3V 基准进行电流调节,并忽略 VREF 引脚上的电压。 |
0 | RSVD | R/W | 0b | 保留 |
请勿将 TSTSL_DLY 设置为 000000b。