ZHCSRF9A December 2022 – October 2023 DRV8461
PRODUCTION DATA
图 7-32 展示了 M0、DECAY0 和 ENABLE 引脚的输入结构。
图 7-33 显示了 M1 和 TOFF 引脚的输入结构。
图 7-34 展示了 STEP、DIR、MODE、SDI、SCLK、DECAY1 和 nSLEEP 引脚的输入结构。
下图展示了逻辑电平引脚 nSCS 的输入结构。