ZHCSID2C July 2018 – December 2023 DRV8847
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
如图 7-20 所示,在器件唤醒期间,恒流源将 OUT1 引脚拉至 AVDD(内部)固定电压,从而允许电流从 OUT1 流向 OUT2 端子。汲取的电流完全取决于 OUT1 和 OUT2 之间的电机电阻。根据该电流和比较器阈值电压(VOL_HS 和 VOL_LS),比较器输出 OL1_HS 和 OL2_LS 会被设置或复位,从而确定开路负载状态。表 7-9 显示了开路负载检测的 OL1_HS 和 OL2_LS 状态。该测试会在经过 tWAKE 或 tON 时间之前执行。当检测到开路负载时,nFAULT 引脚会锁存为低电平,直到器件进行下电上电或使用 nSLEEP 引脚复位器件。OUT3 和 OUT4 引脚也采用了类似的实现方式。
OL1_HS | OL2_LS | OLD 状态 |
---|---|---|
0 | 0 | NO OLD |
0 | 1 | |
1 | 0 | |
1 | 1 | OLD |
AVDD 电压是内部稳压器电压,确定为最小值(VVM,4.2V)。因此,对于高于 4.2V 的电源电压 (VVM),该电压固定为 4.2V,否则等于电源电压 (VVM)。