ZHCSID2C July 2018 – December 2023 DRV8847
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
最小值 | 标称值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
标准模式 | |||||
fSCL | SCL 时钟频率 | 0 | 100 | kHz | |
tHD,STA | (重复)START 条件后的保持时间。在此时间段之后,生成第一个时钟脉冲 | 4 | µs | ||
tLOW | SCL 时钟的低电平周期 | 4.7 | µs | ||
tHIGH | SCL 时钟的高电平周期 | 4 | µs | ||
tSU,STA | 重复 START 条件的建立时间 | 4.7 | µs | ||
tHD,DAT | 数据保持时间:对于 I2C 总线器件 | 0 | 3.45 | µs | |
tSU,DAT | 数据建立时间 | 250 | ns | ||
tR | SDA 和 SCL 上升时间 | 1000 | ns | ||
tF | SDA 和 SCL 下降时间 | 300 | ns | ||
tSU,STO | STOP 条件的建立时间 | 4 | µs | ||
tBUF | STOP 与 START 条件之间的总线空闲时间 | 4.7 | µs | ||
快速模式 | |||||
fSCL | SCL 时钟频率 | 0 | 400 | kHz | |
tHD,STA | (重复)START 条件后的保持时间。在此时间段之后,生成第一个时钟脉冲 | 0.6 | µs | ||
tLOW | SCL 时钟的低电平周期 | 1.3 | µs | ||
tHIGH | SCL 时钟的高电平周期 | 0.6 | µs | ||
tSU,STA | 重复 START 条件的建立时间 | 0.6 | µs | ||
tHD,DAT | 数据保持时间:对于 I2C 总线器件 | 0 | 0.9 | µs | |
tSU,DAT | 数据建立时间 | 250 | ns | ||
tR | SDA 和 SCL 上升时间 | 300 | ns | ||
tF | SDA 和 SCL 下降时间 | 300 | ns | ||
tSU,STO | STOP 条件的建立时间 | 0.6 | µs | ||
tBUF | STOP 与 START 条件之间的总线空闲时间 | 1.3 | µs | ||
tSP | 由输入噪声滤波器抑制的尖峰脉冲宽度 | 50 | ns |