ZHCSJX2B August 2019 – January 2021 DRV8876-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
DRV887x-Q1 系列器件提供了三种模式,支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 PMODE 引脚选择控制模式:逻辑低电平、逻辑高电平或者设置引脚高阻抗,如表 7-2 中所示。通过 nSLEEP 引脚启用器件之后,PMODE 引脚状态会被锁存。通过设置 nSLEEP 引脚逻辑低电平、等待 tSLEEP 时间、更改 PMODE 引脚输入,然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件,可以更改 PMODE 的状态。
输入端可接受 100% 或 PWM 驱动模式的静态或脉宽调制 (PWM) 电压信号。在应用 VM 之前,可以为器件输入引脚供电而不会出现任何问题。默认情况下,EN/IN1 和 PH/IN2 引脚具有一个内部下拉电阻器,可确保在不存在任何输入时提供高阻抗输出。
以下部分提供了每种控制模式的真值表。请注意,这些表并未考虑内部电流调节功能。此外,当在半桥的高侧和低侧 MOSFET 之间切换时,DRV887x-Q1 系列器件会自动生成死区时间。
#X3613 介绍了各种 H 桥状态的命名和配置。