ZHCSJR0A October 2018 – MAY 2019 DRV8876
PRODUCTION DATA.
请参考 PDF 数据表获取器件具体的封装图。
当 VM 引脚上的电源电压超过欠压阈值 VUVLO、nSLEEP 引脚处于逻辑高电平状态且 tWAKE 状态消失之后,器件将进入活动模式。在此模式下,H 桥、电荷泵和内部逻辑将激活,器件将准备好接收输入。当器件进入活动模式之后,将锁存输入控制模式 (PMODE) 和电流控制模式 (IMODE)。