图 7-19 电源电压斜坡曲线

图 7-20 电源电压斜坡曲线

无论 VM 引脚电压何时降至 UVLO 下降阈值电压以下，都会禁用所有输出（高阻态）以及电荷泵 (CP)。当 VM 电压恢复至 UVLO 上升阈值电压以上时，将恢复正常运行（电机驱动器和电荷泵）。

当 VM 引脚上的电压低于 UVLO 下降阈值电压（典型值 4.25V），但高于 VM UVLO 复位电压（V_RST，最大值 3.9V）时，可进行 SPI 通信，器件的数字内核有效，FAULT 和 UVLO 位在 SPI 寄存器中被设为高电平，并且 nFAULT 引脚被驱动为低电平，如图 7-19所示。在这种条件下，如果 VM 电压恢复至高于 UVLO 上升阈值电压（典型值 4.35V），nFAULT 引脚将会释放（上拉至外部电压），FAULT 位会复位，但 UVLO 位会保持锁存为高电平，直到通过 CLR_FLT 位或 nSLEEP 复位脉冲被清除为止。

当 VM 引脚电压低于 VM UVLO 复位电压（V_RST，最大值 3.9V）时， SPI 通信不可用，数字内核关断，FAULT 和 UVLO 位为低电平，并且 nFAULT 引脚为高电平。在后续的上电期间，当 VM 电压超过 V_RST 电压时，数字内核变为有效，UVLO 位保持低电平，但 FAULT 位设为高电平；并且 nFAULT 引脚被拉至低电平，如图 7-20所示。当 VM 电压超过 VM UVLO 上升阈值时，FAULT 位会复位，UVLO 位保持低电平，并且 nFAULT 引脚被拉高。