如果已知环境温度 T_A 和总功率损耗 (P_TOT)，则结温 (T_J) 的计算公式为：

T_J = T_A + (P_TOT x R_θJA)

在一个符合 JEDEC 标准的 4 层 PCB 中，采用 DDW 封装时的结至环境热阻 (R_θJA) 为 22.2°C/W。

假设环境温度为 25°C，则采用 DDW 封装时的结温计算如下：

如需更准确地计算该值，请考虑典型工作特性部分所示的器件结温对 FET 导通电阻的影响。

例如，

• 在 101.8 °C 结温下，与 25°C 时的导通电阻相比，导通电阻可能会增加 1.35 倍。

• 导通损耗的初始估算值为 2.65W。

• 因此，导通损耗的新估算值为 2.65W × 1.35 = 3.58W。

• 因此，总功率损耗的新估算值为 4.388W。

• 采用 DDW 封装时的结温新估算值为 122.4 °C。

• 如进行进一步的迭代，则不太可能显著增加结温估算值。

使用 DDV 封装时，如果选择热阻小于 4°C/W 的散热器，则结至环境热阻可低于 5°C/W。因此，在此应用中，采用 DDV 封装时的结温的初始估算值为：

由于 DDV 封装会产生低热阻，因此它可以提供 10A 满量程电流。