LVDS 接收器是一种高增益高速器件，可将小差分信号 (20mV) 放大为 CMOS 逻辑电平。由于接收器具有高增益和严格的阈值，因此应注意防止噪声表现为有效信号。

接收器的内部失效防护电路被设计成拉取/灌入少量电流，从而为悬空、端接或者短接接收器输入提供失效防护保护（高输出电压的稳定已知状态）。

1. 开路输入引脚。DS90LV012A 和 DS90LT012A 是单接收器器件。无需将接收器输入端接地或连接至任何电源电压。内部失效防护电路将确保开路输入具有稳定的高电平输出状态。
2. 端接输入。如果驱动器断开（拔下电缆），或驱动器处于断电状态，则接收器输出将再次处于高电平状态，即使输入引脚上连接了电缆 100Ω 端接电阻器也是如此。拔出的电缆可能会变成悬空天线，从而拾取噪音。如果电缆拾取超过 10mV 的差分噪声，接收器可能会将该噪声视为有效信号和开关。为了确保任何噪声被视为共模而非差分，应该使用平衡互连。双绞线电缆比扁平带状电缆具有更好的平衡性。
3. 短接输入。如果发生将接收器输入短接在一起从而产生 0V 差分输入电压的故障情况，接收器输出将保持在高电平状态。器件的共模范围（GND 至 2.4V）内不支持短接输入失效防护。它仅在输入短接且未施加外部共模电压的情况下受支持。

外部较低值上拉和下拉电阻器（用于更强的偏置）可用于在存在较高噪声水平的情况下提高失效防护。上拉电阻器和下拉电阻器应在 5kΩ 至 15kΩ 范围内，以更大限度地减少驱动器的负载和波形失真。将共模偏置点设置为大约 1.2V（小于 1.75V），以便与内部电路兼容。

DS90LV012A 和 DS90LT012A 符合原始的 ANSI EIA/TIA-644 规范，也符合新的 ANSI EIA/TIA-644-A 规范，但新添加的 ΔI_IN 规范除外。由于存在内部失效防护电路，ΔI_IN 无法满足指定的 6µA 最大值。除非使用的接收器超过 10 个，否则这种例外情况不适用。

有关 LVDS 器件失效防护偏置的更多信息，请参见 AN-1194 (SNLA051)。