ZHCSIJ2C July 2018 – April 2024 DS90UB935-Q1
PRODUCTION DATA
DS90UB935-Q1 可置于 DVP 模式,以便向后兼容 DS90UB964-Q1、DS90UB934-Q1 或 DS90UB914A-Q1。虽然应该已经使用 DS90UB935-Q1 上的 Mode 引脚配置了该模式,但可以使用寄存器 MODE_SEL 0x03[2:0] 来验证或覆盖当前模式。该字段始终指示器件的模式设置。当此寄存器的位 4 为 0 时,该字段为只读,并显示模式设置。当 PDB 从低电平转换为高电平时,模式从自举值中锁存。如果电阻配置 (strap) 正确设置为 DVP 外部时钟向后兼容模式,则该值应读回 101 (0x5)。或者,当该寄存器的第 4 位设置为 1 时,MODE 字段可读/写,并可编程为 101 以分配正确的向后兼容 MODE。表 6-16 展示了这种情况。
在使用 DVP 外部时钟模式时,提供给 DS90UB935-Q1 的 CSI-2 输入数据必须与施加到 CLKIN 的输入频率同步。当处于 DVP 外部时钟模式时,DS90UB934-Q1 或 DS90UB914A-Q1 解串器的 PCLK 频率输出与 CLKIN 相关。如需更多信息,请参阅可与并行输出解串器搭配运行的后向兼容模式 (SNLA270)。
寄存器 | 寄存器名称 | 寄存器说明 |
---|---|---|
0X03 | MODE_SEL | 用于覆盖和验证配置的值,必要时使用外部时钟为 DVP 进行配置。 |
0X04 | BC_MODE_SELECT | 允许 DVP 模式覆盖为 RAW 10 或 RAW 12。 |
0X10 | DVP_CFG | 允许在 DVP 模式下配置数据。这包括数据类型,如 long、YUV 和指定类型。 |
0X11 | DVP_DT | 如果 DVP_DT_MATCH_EN 被置位,则无论在 RAW 10 模式还是 RAW 12 模式下,都允许具有特定数据类型的数据包。 |