ZHCSEN8A NOVEMBER   2014  – January 2016 DS90UH940-Q1

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 应用 图
  5. 5 修订历史记录
  6. 6 Pin Configurations and Functions
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings—JEDEC
    3. 7.3  ESD Ratings—IEC and ISO
    4. 7.4  Recommended Operating Conditions
    5. 7.5  Thermal Information
    6. 7.6  DC Electrical Characteristics
    7. 7.7  AC Electrical Characteristics
    8. 7.8  Timing Requirements for the Serial Control Bus
    9. 7.9  Switching Characteristics
    10. 7.10 Timing Diagrams and Test Circuits
    11. 7.11 Power Sequence
    12. 7.12 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  High Speed Forward Channel Data Transfer
      2. 8.3.2  Low Speed Back Channel Data Transfer
      3. 8.3.3  FPD-Link III Port Register Access
      4. 8.3.4  Clock and Output Status
      5. 8.3.5  LVCMOS VDDIO Option
      6. 8.3.6  Power Down (PDB)
      7. 8.3.7  Interrupt Pin — Functional Description and Usage (INTB_IN)
      8. 8.3.8  General-purpose I/O
        1. 8.3.8.1 GPIO[3:0] and D_GPIO[3:0] Configuration
        2. 8.3.8.2 Back Channel Configuration
        3. 8.3.8.3 GPIO_REG[8:5] Configuration
      9. 8.3.9  SPI Communication
        1. 8.3.9.1 SPI Mode Configuration
        2. 8.3.9.2 Forward Channel SPI Operation
        3. 8.3.9.3 Reverse Channel SPI Operation
      10. 8.3.10 Backward Compatibility
      11. 8.3.11 Input Equalization
      12. 8.3.12 I2S Audio Interface
        1. 8.3.12.1 I2S Transport Modes
        2. 8.3.12.2 I2S Jitter Cleaning
        3. 8.3.12.3 MCLK
      13. 8.3.13 HDCP
        1. 8.3.13.1 HDCP I2S Audio Encryption
      14. 8.3.14 Built-In Self Test (BIST)
        1. 8.3.14.1 BIST Configuration And Status
          1. 8.3.14.1.1 Sample BIST Sequence
        2. 8.3.14.2 Forward Channel and Back Channel Error Checking
      15. 8.3.15 Internal Pattern Generation
    4. 8.4 Device Functional Modes
      1. 8.4.1 Configuration Select
        1. 8.4.1.1 1-lane FPD-Link III Input, 4 MIPI lanes Output
        2. 8.4.1.2 1-lane FPD-Link III Input, 2 MIPI lanes Output
        3. 8.4.1.3 2-lane FPD-Link III Input, 4 MIPI lanes Output
        4. 8.4.1.4 2-lane FPD-Link III Input, 2 MIPI lanes Output
        5. 8.4.1.5 1- or 2-lane FPD-Link III Input, 2 or 4 MIPI lanes Output in Replicate
      2. 8.4.2 MODE_SEL[1:0]
      3. 8.4.3 CSI-2 Interface
      4. 8.4.4 Input Display Timing
      5. 8.4.5 MIPI CSI-2 Output Data Formats
      6. 8.4.6 Non-Continuous / Continuous Clock
      7. 8.4.7 Ultra Low Power State (ULPS)
      8. 8.4.8 CSI-2 Data Identifier
    5. 8.5 Programming
      1. 8.5.1 Serial Control Bus
      2. 8.5.2 Multi-Master Arbitration Support
      3. 8.5.3 I2C Restrictions on Multi-Master Operation
      4. 8.5.4 Multi-Master Access to Device Registers for Newer FPD-Link III Devices
      5. 8.5.5 Multi-Master Access to Device Registers for Older FPD-Link III Devices
      6. 8.5.6 Restrictions on Control Channel Direction for Multi-Master Operation
    6. 8.6 Register Maps
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 PCB Layout and Power System Considerations
        2. 9.2.2.2 CML Interconnect Guidelines
      3. 9.2.3 Application Performance Plots
  10. 10Power Supply Recommendations
    1. 10.1 Power Up Requirements and PDB Pin
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档　
    2. 12.2 社区资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 支持高达 170MHz 的像素时钟频率，支持 WUXGA (1920x1200) 和 1080p60 分辨率（24 位色深）
  • 具有偏移补偿能力的单通道或双通道 FPD-Link III 接口
  • MIPI D-PHY/CSI-2 发送器
    • 支持 2 通道或 4 通道两种可选操作的 CSI-2 输出端口
    • 每个 CSI-2 端口最多支持 4 个数据通道，每个通道最高 1.3Gbps
    • 视频格式：RGB888/666/565、YUV422/420 和 RAW8/10/12
    • 可编程虚拟通道标识符
  • 集成具有片上密钥存储功能的高带宽数字内容保护 (HDCP) 加密引擎
  • 速度高达 2.0Mbps 的通用输入输出 (GPIO)
  • 具有自动温度和老化补偿功能，支持长达 15 米的电缆
  • 速率高达 3.3Mbps 的串行外设接口 (SPI) 控制接口
  • 具有 1Mbps 快速模式+ 的 I2C（主/从）
  • 自适应接收均衡
  • 支持多条 I2S（4 个数据）通道
  • 向后兼容 DS90UH925/925AQ-Q1 和 DS90UH927Q-Q1 FPD-Link III 串行器
  • 汽车应用级米6体育平台手机版_好二三四：符合 AEC-Q100 2 级要求

2 应用

  • 汽车信息娱乐：
    • 中央信息显示屏
    • 后座娱乐系统
    • 数字仪表板
  • 高级驾驶员辅助系统 (ADAS) 摄像机系统

3 说明

DS90UH940-Q1 是一款 FPD-Link III 解串器，与 DS90UH949/947/929-Q1 串行器配合使用时可将单通道或双通道 FPD-Link III 流转换成 MIPI CSI-2 接口格式。该解串器能够在经济高效的 50Ω 单端同轴或 100Ω 差分屏蔽双绞线 (STP) 电缆上运行。它能够从单通道或双通道 FPD-Link III 串行流中恢复数据，然后将其转换为摄像机串行接口 (CSI-2) 格式，最高可支持 WUXGA 和 1080p60 视频分辨率（24 位色深）。

FPD-Link III 接口支持通过同一条差分链路进行视频和音频数据传输以及全双工控制（包括 I2C 和 SPI 通信）。通过两个差分对实现视频数据和控制的整合可减小互连线尺寸和重量，并简化了系统设计。通过使用低压差分信令、数据换序和随机生成最大限度地减少了电磁干扰 (EMI)。在向后兼容模式下，该器件在单一差分链路上最高可支持 WXGA 和 720p 分辨率（24 位色深）。

该器件将自动检测 FPD-Link III 通道并提供一种时钟对齐和偏移补偿功能，无需任何特殊的训练模式。这可在互连线路（例如，印刷电路板 (PCB) 布线）中出现不匹配问题、电缆线对长度存在差异以及连接器不平衡时确保相位偏移在容差范围内。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DS90UH940-Q1 超薄四方扁平无引线 (WQFN) NKD (64) 9.00mm x 9.00mm
  1. 如需了解所有可用封装，请见数据表末尾的可订购米6体育平台手机版_好二三四附录。

4 应用 图

DS90UH940-Q1 prodbrief_block_940_snls473_new.gif
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |