用户可使用 ADDR 引脚将 HD3SS3220 配置为 I²C 或 GPIO。ADDR 引脚是一个 3 电平控制引脚。当 ADDR 引脚保持悬空 (NC) 时，HD3SS3220 处于 GPIO 模式。当 ADDR 引脚被拉为高电平时，HD3SS3220 处于 I²C 模式，地址位 6 等于 1。当 ADDR 引脚被拉为低电平时，HD3SS3220 处于 I²C 模式，地址位 6 等于 0。

HD3SS3220 的所有输出均为开漏配置。

OUT1 和 OUT2 引脚用于输出处于 GPIO 模式时的 Type-C 电流模式。此外，OUT3 引脚用于传达 GPIO 模式下的音频附件模式。可以在表 7-3 中找到这些输出引脚的细节。

在 I²C 模式下运行时，HD3SS3220 使用 SCL 时钟线和 SDA 数据线以及 INT 引脚。INT 引脚向系统传达中断或 I²C 寄存器的变化。当 HD3SS3220 使用新信息更新寄存器时，INT 引脚将被拉低。INT_N 引脚为开漏。当 INT 引脚被拉低时，应设置 INTERRUPT_STATUS 寄存器。客户应向 I²C 写入以清除 INTERRUPT_STATUS 寄存器。

在 GPIO 模式下运行时，OUT3 引脚用于代替 INT 引脚，以确定是否检测到并连接了音频附件。当检测到音频附件时，OUT3 引脚被拉至低电平。