ZHCSNN5D may 2021 – august 2023 INA236
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
| 最小值 | 标称值 | 最大值 | 单位 | ||
|---|---|---|---|---|---|
| I2C 总线（快速模式） | |||||
| F(SCL) | I2C 时钟频率 | 1 | 400 | kHz | |
| t(BUF) | STOP 和 START 条件间的总线空闲时间 | 600 | ns | ||
| t(HDSTA) | 重复 START 条件后的保持时间。在此周期后，生成第一个时钟。 | 100 | ns | ||
| t(SUSTA) | 重复启动条件设置时间 | 100 | ns | ||
| t(SUSTO) | 停止条件设置时间 | 100 | ns | ||
| t(HDDAT) | 数据保持时间 | 10 | 900 | ns | |
| t(SUDAT) | 数据设置时间 | 100 | ns | ||
| t(LOW) | SCL 时钟低电平周期 | 1300 | ns | ||
| t(HIGH) | SCL 时钟高电平周期 | 600 | ns | ||
| tF | 数据下降时间 | 300 | ns | ||
| tF | 时钟下降时间 | 300 | ns | ||
| tR | 时钟上升时间 | 300 | ns | ||
| tR | 时钟上升时间 (SCLK ≤ 100kHz) | 1000 | ns | ||
| I2C 总线（高速模式） | |||||
| F(SCL) | I2C 时钟频率 | 10 | 2940 | kHz | |
| t(BUF) | STOP 和 START 条件间的总线空闲时间 | 160 | ns | ||
| t(HDSTA) | 重复 START 条件后的保持时间。在此周期后，生成第一个时钟。 | 100 | ns | ||
| t(SUSTA) | 重复启动条件设置时间 | 100 | ns | ||
| t(SUSTO) | 停止条件设置时间 | 100 | ns | ||
| t(HDDAT) | 数据保持时间 | 10 | 125 | ns | |
| t(SUDAT) | 数据设置时间 | 20 | ns | ||
| t(LOW) | SCL 时钟低电平周期 | 200 | ns | ||
| t(HIGH) | SCL 时钟高电平周期 | 60 | ns | ||
| tF | 数据下降时间 | 80 | ns | ||
| tF | 时钟下降时间 | 40 | ns | ||
| tR | 时钟上升时间 | 40 | ns | ||