ZHCSH56E August 2016 – December 2021 INA240-Q1
PRODUCTION DATA
6 引脚配置和功能
NC = 没有与内部电路连接
针对 INA240-Q1，仅限等级 1
图 6-1 INA240-Q1 PW 封装8 引脚 TSSOP顶视图
NC = 没有与内部电路连接
针对 INA240-Q1，0 级和 1 级
图 6-2 INA240-Q1 D 封装8 引脚 SOIC顶视图表 6-1 引脚功能
| 引脚 | I/O | 说明 | ||
|---|---|---|---|---|
| 名称 | PW (TSSOP) | D (SOIC) |
||
| GND | 4 | 2 | 模拟 | 接地 |
| IN– | 3 | 1 | 模拟输入 | 连接到分流电阻的负载侧 |
| IN+ | 2 | 8 | 模拟输入 | 连接到分流电阻器的电源侧 |
| NC | 1 | 4 | — | 保留。接地或保持悬空 |
| OUT | 8 | 5 | 模拟输出 | 输出电压 |
| REF1 | 7 | 7 | 模拟输入 | 基准 1 电压。连接到 0V 至 VS；有关连接选项，请参阅Topic Link Label8.4.1部分 |
| REF2 | 6 | 3 | 模拟输入 | 基准 2 电压。连接到 0V 至 VS；有关连接选项，请参阅Topic Link Label8.4.1 部分 |
| VS | 5 | 6 | — | 电源，2.7V 至 5.5V |