ZHCSNV3A June 2023 – February 2024 ISO1228
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 上电时序 | ||||||
| TPWRUP | 在 VCC1 和 AVCC 超过其 UVLO 电平后，器件上电并开始通信所需的时间。 | VCC1 和 AVCC 一起斜升。 | 140 | 200 | µs | |
| TFILTAVCC | AVCC 上的内部去毛刺滤波器 | AVCC 电源在 10ns 上升/下降时间内，跌落至相应的 UVLO- 阈值。 | 3 | 5 | 7 | µs |
| TFILTVCC1 | VCC1 上的内部去毛刺滤波器 - 恢复时间 | VCC1 电源在 10ns（最短 9us）上升/下降时间内，跌落至 UVLO- 阈值。器件再次正常运行所需的时间 | 1 | 4 | 7 | µs |
| 传播延迟和 CMTI | ||||||
| tr，tf | 输出信号上升和下降时间，OUTx 引脚 | CLOAD = 15pF，10ns 上升和下降时间内 IN 引脚上的 24VP-P 时钟信号，RTHR = 0Ω。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx |
3 | ns | ||
| tPLH | 从低电平转换为高电平的传播延迟时间 | 10ns 上升和下降时间内 IN 引脚上的 24VPk-Pk 时钟信号，RTHR = 0Ω。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx |
780 | ns | ||
| tPHL | 从高电平转换为低电平的传播延迟时间 | 10ns 上升和下降时间内 IN 引脚上的 24VP-P 时钟信号，RTHR = 0Ω。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx |
900 | ns | ||
| tsk(p) | 脉冲偏斜 |tPHL - tPLH| | 10ns 上升和下降时间内 IN 引脚上的 24VP-P 时钟信号，RTHR = 0Ω。并行输出模式。 | 335 | ns | ||
| tUI | 最小脉宽 | 并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx |
660 | ns | ||
| tPHZ | 禁用传播延时，高电平至高阻抗输出 | VIN= 24V，OUTx 上 1kΩ 的下拉电阻。并行输出模式 | 30 | 65 | ns | |
| tPLZ | 禁用传播延时，低电平至高阻抗输出 | VIN= 0V，OUTx 上 1kΩ 的上拉电阻。并行输出模式 | 30 | 60 | ns | |
| tPZH | 启用传播延时，高阻抗至高电平输出 | VIN= 24V，OUTx 上 1kΩ 的下拉电阻。并行输出模式 | 3 | 5 | µs | |
| tPZL | 启用传播延时，高阻抗至低电平输出 | VIN= 0V，OUTx 上 1kΩ 的上拉电阻。并行输出模式 | 1.5 | 2.6 | µs | |
| CMTI | 共模瞬态抗扰度 | F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx | 50 | 75 | kV/µs | |
| 数字低通滤波器 | ||||||
| TFILT | 输入数字低通滤波器平均时间 |
F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx | 0 | ns | ||
| F1 = 低电平，F0 = 悬空；滤波器寄存器设置：1000 | 1 | µs | ||||
| F1 = 低电平，F0 = 高电平；滤波器寄存器设置：1001 | 8 | µs | ||||
| F1 = 悬空，F0 = 低电平；滤波器寄存器设置：1010 | 200 | µs | ||||
| F1 = 悬空，F0 = 悬空；滤波器寄存器设置：1011 | 1 | ms | ||||
| F1 = 悬空，F0 = 高电平；滤波器寄存器设置：1100 | 2.5 | ms | ||||
| F1 = 高电平，F0 = 低电平；滤波器寄存器设置：1101 | 10 | ms | ||||
| F1 = 高电平，F0 = 悬空；滤波器寄存器设置：1110 | 30 | ms | ||||
| F1 = 高电平，F0 = 高电平；滤波器寄存器设置：1111 | 100 | ms | ||||
| TFILTWB | 用于断线检测的输入滤波器 | 30 | ms | |||
| SPI 时序 - 2.25V 至 5.5V | ||||||
| FSCLK | SCLK 频率，VCC1 = 2.25V 至 5.5V | 25 | MHz | |||
| TSCLK | SCLK 位周期 | 40 | ns | |||
| TSCLKH | SCLK 高脉冲宽度 | 20 | ns | |||
| TSCLKL | SCLK 低脉冲宽度 | 20 | ns | |||
| TDO | SCLK 输出至 SDO 有效 | 4.5 | 12.5 | ns | ||
| TCSW | 芯片选择“高”脉冲宽度 | 250 | ns | |||
| TCSCLK | nCS 低电平至 SCLK 第一个上升沿的时间 | 20 | ns | |||
| TCLKCS | SCLK 最后一个下降沿至 nCS 高电平的时间 | 10 | ns | |||
| TCSDOV | nCS 低电平至 SDO 第一个数据有效的时间 | 10 | ns | |||
| TCSDOZ | nCS 高电平至 SDO 高阻态的时间 | 15 | ns | |||
| TSDISU | SDI 至 SCLK 上升沿的设置时间 | 10 | ns | |||
| TSDIH | SCLK 上升沿至 SDI 的保持时间 | 10 | ns | |||
| TFLTW | 上次故障置为无效后的 nFAULT 最小低电平时间（除非读取故障寄存器） | 9 | µs | |||
| TSRSTNCS | nSRST 高电平（置为无效）至 CS 低电平（置为有效）的时间 | 150 | ns | |||
| SPI 时序 - 1.71V 至 2.25V | ||||||
| FSCLK | SCLK 频率，VCC1 = 1.71V 至 2.25V | 15 | MHz | |||
| TSCLK | SCLK 位周期 | 66.67 | ns | |||
| TSCLKH | SCLK 高脉冲宽度 | 33.33 | ns | |||
| TSCLKL | SCLK 低脉冲宽度 | 33.33 | ns | |||
| TDO | SCLK 输出至 SDO 有效 | 7 | 21.5 | ns | ||
| TCSW | 芯片选择“高”脉冲宽度 | 390 | ns | |||
| TCSCLK | nCS 低电平至 SCLK 第一个上升沿的时间 | 20 | ns | |||
| TCLKCS | SCLK 最后一个下降沿至 nCS 高电平的时间 | 10 | ns | |||
| TCSDOV | nCS 低电平至 SDO 第一个数据有效的时间 | 20 | ns | |||
| TCSDOZ | nCS 高电平至 SDO 高阻态的时间 | 20 | ns | |||
| TSDISU | SDI 至 SCLK 上升沿的设置时间 | 10 | ns | |||
| TSDIH | SCLK 上升沿至 SDI 的保持时间 | 10 | ns | |||
| TFLTW | 上次故障置为无效后的 nFAULT 最小低电平时间（除非读取故障寄存器） | 9 | µs | |||
| TSRSTNCS | nSRST 高电平（置为无效）至 CS 低电平（置为有效）的时间 | 200 | ns | |||
| TCOMMSEL1 | 从 COMM_SEL 低电平到高电平到第一个有效 nCS 的时间 | 300 | ns | |||
| TCOMMSEL2 | 从 COMM_SEL 高电平到低电平到有效 OUTx 的时间 | 60 | ns | |||