米6体育平台手机版

ZHCSID5H April 2018 – June 2024 ISO1410 , ISO1412 , ISO1430 , ISO1432 , ISO1450 , ISO1452

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

DW|16

散热焊盘机械数据 (封装 | 引脚)

DW|16
- QFND505A

订购信息

9.4 器件功能模式

表 9-1 展示了驱动器功能模式。

表 9-1 驱动器功能表

V_CC1⁽¹⁾	V_CC2⁽¹⁾	输入 D	驱动器使能 DE	输出⁽³⁾
V_CC1⁽¹⁾	V_CC2⁽¹⁾	输入 D	驱动器使能 DE	Y、A	Z、B
PU	PU	H	H	H	L
		L	H	L	H
		X	L	高阻态	高阻态
		X	开路	高阻态	高阻态
		开路	H	H	L
PD⁽²⁾	PU	X	X	高阻态	高阻态
X	PD	X	X	高阻态	高阻态

(1) PU = 上电；PD = 断电；H = 高电平；L = 低电平；X = 不相关；Hi-Z = 高阻抗状态

(2) 强驱动输入信号可通过内部保护二极管为浮动 V_CC1 提供微弱的电能，导致输出不确定。

(3) 对于全双工器件，驱动器输出为 Y 和 Z。双工器件的驱动器输出为 A 和 B。

下面的说明特定于半双工器件，但相同的逻辑也适用于输出为 Y 和 Z 的全双工器件。

当驱动器使能引脚 DE 为逻辑高电平时，差分输出 A 和 B 跟随数据输入 D 的逻辑状态。D 输入的逻辑高电平会导致 A 输出变为高电平，B 输出变为低电平。因此，方程式 1 定义的差分输出电压为正。

方程式 1. V_OD = V_A – V_B

D 输入的逻辑低电平会使 B 输出变为高电平，A 输出变为低电平。因此，方程式 1 定义的差分输出电压为负。DE 输入端的逻辑低电平会使两个输出进入高阻抗 (Hi-Z) 状态。当 DE 输入为逻辑低电平时，D 引脚的逻辑状态与之无关。DE 引脚有一个内部下拉电阻接地。当 DE 引脚保持开路时，该驱动器默认处于禁用状态（总线输出处于高阻态）。D 引脚具有内部上拉电阻器。启用驱动器后，当 D 引脚保持开路时，A 输出变为高电平，B 输出变为低电平。

表 9-2 展示了接收器功能模式。

表 9-2 接收器功能表

V_CC1⁽¹⁾	V_CC2⁽¹⁾	差分输入	接收器使能 RE	输出 R
		V_ID = V_A – V_B
PU	PU	–0.02V ≤ V_ID	L	H
		-0.2V < V_ID < 0.02V	L	不确定
		V_ID≤ –0.2V	L	L
		X	H	高阻态
		X	开路	高阻态
		开路、短路和空闲	L	H
PD⁽²⁾	PU	X	X	高阻态
PU	PD	X	L	H
PD⁽²⁾	PD	X	X	高阻态

(1) PU = 上电；PD = 断电；H = 逻辑高电平；L = 逻辑低电平；X = 不相关；Hi-Z = 高阻抗（关闭）状态

(2) 强驱动输入信号可通过内部保护二极管为浮动 V_CC1 提供微弱的电能，导致输出不确定。

当接收器使能引脚 RE 为逻辑低电平时，接收器被启用。当方程式 2 定义的差分输入电压大于正输入阈值 V_TH+ 时，接收器输出 R 变为高电平。

方程式 2. V_ID = V_A – V_B

当方程式 2 定义的差分输入电压低于负输入阈值 V_TH– 时，接收器输出 R 变为低电平。如果 V_ID 介于 V_TH+ 和 V_TH- 阈值之间，则输出是不确定的。接收器输出处于高阻抗状态，当 RE 引脚为逻辑高电平或保持开路时，V_ID 的幅度和极性无关紧要。当收发器与总线断开（开路）、总线与其他线路短接（短路）或未对总线进行有源驱动（空闲总线）时，接收器输入的内部偏置会导致输出失效防护高电平。