LM5143A-Q1 高侧和低侧栅极驱动器具有短传播延迟、自适应死区时间控制和低阻抗输出级，能够提供很大的峰值电流以及很短的上升和下降时间，从而有助于功率 MOSFET 以极快的速度进行导通和关断转换。如果未能很好地控制迹线长度和阻抗，那么极高的 di/dt 会导致无法接受的振铃。

最大限度地减少杂散或寄生栅极环路电感是优化栅极驱动开关性能的关键，因为无论是与 MOSFET 栅极电容谐振的串联栅极电感，还是共源电感（栅极和功率回路常见），都会提供与栅极驱动命令相反的负反馈补偿，从而导致 MOSFET 开关时间延长。以下环路非常重要：

• 环路 2：高侧 MOSFET，Q₁。在高侧 MOSFET 导通期间，大电流从自举（启动）电容器流向栅极驱动器和高侧 MOSFET，然后再通过 SW 连接流回到启动电容器的负端子。相反，若要关断高侧 MOSFET，大电流从自举（启动）电容器流向栅极驱动器和高侧 MOSFET，然后再通过 SW 连接流回到启动电容器的负端子。请参阅GUID-90833EB3-2D27-4D06-AB61-99287075DBDA.html#SNVSAI48002 的环路 2。
• 环路 3：低侧 MOSFET，Q₂。在低侧 MOSFET 导通期间，大电流从 VCC 去耦电容器流向栅极驱动器和低侧 MOSFET，然后再通过接地端流回电容器的负端子。相反，若要关断低侧 MOSFET，大电流从低侧 MOSFET 的栅极流向栅极驱动器和 GND，然后再通过接地端流回低侧 MOSFET 的源极。请参阅GUID-90833EB3-2D27-4D06-AB61-99287075DBDA.html#SNVSAI48002 的环路 3。

在使用高速 MOSFET 栅极驱动电路进行设计时，TI 强烈建议遵循以下电路布局指南。

• 从栅极驱动器输出（HO1、HO2、HOL1、HOL2、LO1、LO2、LOL1 和 LOL2）到高侧或低侧 MOSFET 的相应栅极连接必须尽可能短，从而减少串联寄生电感。请注意，峰值栅极电流可高达 4.25A。请使用 0.65mm (25mil) 或更宽的迹线。在必要时，沿着这些迹线使用直径至少 0.5mm (20mil) 的通孔。将 HO 和 SW 栅极迹线作为差分对从 LM5143A-Q1 布放到高侧 MOSFET，从而充分利用磁通抵消。
• 最大限度地缩短从 VCC 和 HB 引脚到相应电容器的电流环路路径，因为这些电容器会提供高达 4.25A 的高瞬态电流来为 MOSFET 栅极电容充电。具体来说，将自举电容器 C_BST 靠近 LM5143A-Q1 的 HB 和 SW 引脚放置，从而最大限度地减少与高侧驱动器相关联的环路 2 面积。具体来说，将 VCC 电容器 C_VCC 靠近 LM5143A-Q1 的 VCC 和 PGND 引脚放置，从而最大限度地减少与低侧驱动器相关联的环路 3 面积。