尽可能地减少杂散或寄生栅极环路电感是优化栅极驱动开关性能的关键，因为无论是与 MOSFET 栅极电容谐振的串联栅极电感，还是共源电感（栅极和功率回路常见），都会提供与栅极驱动命令相反的负反馈补偿，从而导致 MOSFET 开关时间延长。以下环路非常重要：
- 环路 3：高侧 MOSFET，QH。在高侧 MOSFET 导通期间，大电流从自举电容器流向栅极驱动器和高侧 MOSFET，然后再通过 SW 连接流回到启动电容器的负端子。相反，若要关断高侧 MOSFET，大电流从自举（启动）电容器流向栅极驱动器和高侧 MOSFET，然后再通过 SW 连接流回到启动电容器的负端子。
- 环路 4：低侧 MOSFET，QL。在低侧 MOSFET 导通期间，大电流从 VCC 去耦电容器流向栅极驱动器和低侧 MOSFET，然后再通过接地端流回电容器的负端子。相反，若要关断低侧 MOSFET，大电流从低侧 MOSFET 的栅极流向栅极驱动器和 GND，然后再通过接地端流回低侧 MOSFET 的源极。
在使用高速 MOSFET 栅极驱动电路进行设计时，TI 建议遵循以下电路布局指南。
- 从栅极驱动器输出（HO 和 LO）到高侧或低侧 MOSFET 相应栅极的连接必须尽可能短，从而减少串联寄生电感。请注意，峰值栅极驱动电流可高达几安培。使用 0.65mm (25mil) 或更宽的迹线。在必要时，沿着这些迹线使用直径至少 0.5mm (20mil) 的通孔。将 HO 和 SW 迹线作为差分对从器件布放到高侧 MOSFET，从而充分利用磁通抵消。另外，将 LO 迹线和 PGND 迹线/铜面积作为差分对从器件布放到低侧 MOSFET，从而充分利用磁通抵消。
- 将自举电容器 CCBOOT 靠近器件的 CBOOT 和 SW 引脚放置，从而尽可能地减少与高侧驱动器相关联的环路 3 面积。类似地，将 VCC 电容器 CVCC 靠近器件的 VCC 和 PGND 引脚放置，从而尽可能地减少与低侧驱动器相关联的环路 4 面积。