将器件尽可能地靠近功率 MOSFET 放置以尽可能地缩短栅极驱动器布线长度，如此一来，与模拟和反馈信号以及电流检测相关的分量便可以通过如下方式加以考虑：

• 分离电源和信号/模拟迹线，并使用接地平面来提供噪声屏蔽。
• 将与 COMP、FB、ISNS+、IMON、ISET 和 RT 相关的所有敏感模拟布线和元件放置在远离 SW、HO、LO 或 CBOOT 等高压开关节点的位置，以避免相互耦合。使用内部层作为接地平面。特别注意将反馈 (FB) 迹线和电流检测（ISNS+ 和 VOUT）迹线与电源迹线和元件隔离开来。
• 将上反馈电阻器和下反馈电阻器靠近 FB 引脚放置，从而使 FB 迹线尽可能短。将迹线从上反馈电阻器布放到负载处所需的输出电压感测点上。
• 以差分对形式布放 ISNS+ 和 VOUT 检测迹线，从而更大限度地减少噪声拾取，并使用开尔文连接方式连接到适用的分流电阻器。
• 尽可能地缩小从 VCC 和 VIN 引脚通过相应去耦电容器到 PGND 引脚的环路面积。将这些电容器尽可能靠近器件放置。