图 7-16 展示了具有分立功率 MOSFET 的同步降压稳压器的布局示例。该设计采用内层作为顶层正下方的电源环路返回路径，以构成小面积开关电源环路。这个环路面积也就是说寄生电感必须尽可能小，从而尽可能地减少 EMI 以及开关节点电压过冲和振铃。

高频电源环路电流通过 MOSFET，经由内层的电源接地平面，然后通过 0603/1210 陶瓷电容器返回至 VIN。

六个 0603 外壳尺寸电容器并联放置在非常靠近高侧 MOSFET 的漏极处。小尺寸电容器的低等效串联电感 (ESL) 和高自谐振频率 (SRF) 可以带来出色的高频性能。这些电容器的负端子通过多个过孔连接到内层接地平面，从而尽可能地减少寄生环路电感。

用于提高抗噪性和降低 EMI 的附加准则如下：

• 将 PGND 直接连接到低侧 MOSFET 和电源接地。将 AGND 直接连接到敏感模拟元件的模拟接地平面。AGND 的模拟接地平面与 PGND 的电源接地平面都必须在器件正下方单点连接至裸露焊盘。
• 使用较短的铜连接（无过孔）将 MOSFET 直接连接到电感器端子，因为该网络具有高 dv/dt 并且会增加辐射 EMI。开关节点连接的单层布线意味着具有高 dv/dt 的开关节点过孔不会出现在 PCB 的底部。这样可以避免在 EMI 测试期间电场耦合到参考接地层。VIN 和 PGND 平面覆铜屏蔽了将 MOSFET 连接到电感器端子的多边形，从而进一步减少了辐射 EMI 信号。
• 将 EMI 滤波器 元件放置在 PCB 底部，使元件与顶部的功率级元件隔离开来。

图 7-16 PCB 顶层