ZHCST26E May   1999  – December 2024 LM6172

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 ±15V
    6. 5.6 电气特性 ±5V
    7. 5.7 典型特性:D(SOIC,8)封装
    8. 5.8 典型特性:P(PDIP,8)封装
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 压摆率
  8. 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 电路运行
      2. 7.1.2 缩短稳定时间
      3. 7.1.3 驱动容性负载
      4. 7.1.4 对输入电容进行补偿
      5. 7.1.5 端接
    2. 7.2 典型应用
      1. 7.2.1 应用电路
    3. 7.3 电源相关建议
      1. 7.3.1 电源旁路
      2. 7.3.2 功率耗散
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 印刷电路板和高速运算放大器
        2. 7.4.1.2 使用探头
        3. 7.4.1.3 元件选择和反馈电阻器
  9. 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

功率耗散

器件中允许的最大功耗定义为:

方程式 2. PD = (TJ(max) − TA) / θJA

其中

  • PD 是器件的耗散功率
  • TJ(max) 是最高结温
  • TA 是环境温度
  • θJA 是特定封装的热阻

例如,对于采用 SOIC-8 封装的 LM6172,25°C 环境温度下的最大功耗为 726mW。

热阻 θ JA 取决于芯片尺寸、封装尺寸和封装材料等参数。芯片尺寸和封装越小,θJA 就越高。8 引脚 PDIP 封装的热阻 (108°C/W) 低于 8 引脚 SOIC 封装的热阻 (172°C/W)。因此,要获得更高的耗散能力,请使用 8 引脚 PDIP。

器件中耗散的总功率还可计算为:

方程式 3. PD = PQ + PL

其中

  • PQ 是在输出端未连接负载时器件中耗散的静态功率。
  • PL 是在输出端连接负载时器件中耗散的功率,而不是负载中耗散的功率。

此外,

  • PQ =电源电流 × 空载时的总电源电压
  • PL = 输出电流 ×(电源电压与同一电源的输出电压之间的电压差)

例如,使用方程式 3 可求解 LM6172 的总功率耗散,其中 VS = ±15V、两个通道的输出按压摆幅为 10V 且负载为 1kΩ:

  • = 2[(2.3mA)(30V)] + 2[(10mA)(15V − 10V)]
  • = 138mW + 100mW
  • = 238mW