集成了驱动器、保护与温度报告功能的 LMG352xR030 650V 30mΩ GaN FET

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

带集成栅极驱动器的 650V GaN-on-Si FET
- 集成高精度栅极偏置电压
- 200V/ns FET 释抑
- 2MHz 开关频率
- 20V/ns 至 150V/ns 压摆率，用于优化开关性能与缓解 EMI
- 由 7.5V 至 18V 电源供电
强大的保护
- 响应时间＜ 100ns 的逐周期过流与锁存短路保护
- 硬开关时可承受 720V 浪涌
- 针对内部过热和 UVLO 监控的自我保护
高级电源管理
- 数字温度 PWM 输出
- LMG3526R030 包括有助于实现软开关转换器的零电压检测功能 (ZVD)
- LMG3527R030 包括有助于实现软开关转换器的零电流检测功能（ZCD）
顶部冷却 12mm × 12mm VQFN 封装将电气路径和散热路径分开，可实现超低的电源环路电感

2 应用

开关模式电源转换器
商用网络和服务器 PSU
商用通信电源整流器
光伏逆变器和工业电机驱动器
不间断电源

简化版方框图

3 说明

LMG352xR030 GaN FET 具有集成式驱动器和保护功能，适用于开关模式电源转换器，能够让设计人员实现更高水平的功率密度与效率。

LMG352xR030 集成了一个硅驱动器，可实现高达 150V/ns 的开关速度。与分立式硅栅极驱动器相比，TI 的集成式精密栅极偏置可实现更高的开关 SOA。这种集成特性与 TI 的低电感封装技术相结合，可在硬开关电源拓扑中提供干净的开关和超小的振铃。可调栅极驱动强度允许将压摆率控制在 20V/ns 至 150V/ns 之间，这可用于主动控制 EMI 并优化开关性能。LMG3526R030包含零电压检测（ZVD）功能，能够在实现零电压开关时提供 ZVD 引脚脉冲输出。LMG3527R030 包含零电流检测（ZCD）功能，能够在检测到源极到漏极的正向电流时提供 ZCD 引脚脉冲输出。

高级电源管理功能包括数字温度报告和故障检测。GaN FET 的温度通过可变占空比 PWM 输出进行报告，这可简化器件加载管理。报告的故障包括过流、短路、过热、VDD UVLO 以及高阻抗 RDRV 引脚。

封装信息

器件型号	封装⁽¹⁾	封装尺寸⁽²⁾
LMG3522R030	RQS（VQFN，52）	12.00mm × 12.00mm
LMG3526R030
LMG3527R030

(1) 如需更多信息，请参阅机械、封装和可订购信息 部分。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

器件信息

器件型号	零电压检测功能	零电流检测功能
LMG3522R030	—	—
LMG3526R030	是	—
LMG3527R030	—	是

4 引脚配置和功能

图 4-1 LMG3522R030RQS 封装 52 引脚 VQFN（顶视图）

图 4-2 LMG3526R030RQS 封装 52 引脚 VQFN（顶视图）

图 4-3 LMG3527R030RQS 封装 52 引脚 VQFN（顶视图）

表 4-1 引脚功能

引脚				类型⁽¹⁾	说明
名称	LMG3522R030	LMG3526R030	LMG3527R030	类型⁽¹⁾	说明
NC1	1、16	1、16	1、16	—	用于将 QFN 封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是非阻焊层限定焊盘，不得与 PCB 上的任何其他金属进行物理连接。在内部连接到 DRAIN。
DRAIN	2–15	2–15	2–15	P	GaN FET 漏极。在内部连接到 NC1。
NC2	17、27、43、47、52	17、27、43、47、52	17、27、43、47、52	—	用于将 QFN 封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是非阻焊层限定焊盘，不得与 PCB 上的任何其他金属进行物理连接。内部连接至源级与散热焊盘。
源级	18-26、28–39	18-26、28–39	18-26、28–39	P	GaN FET 源极。内部连接至 NC2 与散热焊盘。
VNEG	40, 41	40, 41	40, 41	P	内部降压/升压转换器负输出。用作负电源，以便关断耗尽模式 GaN FET。利用一个 2.2µF 电容器旁接至源级。
BBSW	42	42	42	P	内部降压/升压转换器开关管脚。在该点与源级之间连接一个电感器。
VDD	44	44	44	P	器件输入电源。
IN	45	45	45	I	用于打开与关闭 FET 的 CMOS 兼容非反相输入。
FAULT	46	46	46	O	故障条件下，置位为低电平的推挽式数字输出。如需了解更多详细信息，可参阅“故障检测”部分。
OC	48	—	—	O	在过流与短路故障条件期间置位为低电平的推挽式数字输出。如需了解更多详细信息，可参阅“故障检测”部分。
ZVD	—	48	—	O	能够提供零电压检测信号的推挽式数字输出，用以指示器件在电流开关周期中是否实现零电压开关。如需了解更多详细信息，可参阅零电压检测（ZVD）（仅限LMG3526R030）。
ZCD	—	—	48	O	能够在检测到正漏源电流时提供零电流检测信号的推挽式数字输出。如需了解更多详细信息，可参阅零电流检测（ZCD）（仅限LMG3527R030）。
TEMP	49	49	49	O	提供有关 GaN FET 温度信息的推挽式数字输出。输出一个固定的 9kHz 脉冲波形。对于器件温度，编码为波形的占空比。
RDRV	50	50	50	I	驱动强度选择引脚。在此引脚和 SOURCE 之间连接一个电阻器，设置导通驱动强度以控制压摆率。将该引脚连接至 SOURCE 能够启用 150V/ns，连接至 LDO5V，能够启用 100V/ns。
LDO5V	51	51	51	P	用于外部数字隔离器的 5V LDO 输出。如果在外部使用，请在源级上连接一个 0.1µF 或更大的电容器。
散热焊盘	—	—	—	—	散热焊盘。内部连接至源级与 NC2。

(1) I = 输入，O = 输出，P = 电源

5 规格

5.1 绝对最大额定值

除非另有说明：电压以 SOURCE 为基准⁽¹⁾

			最小值	最大值	单位
V_DS	漏源电压，FET 关断			650	V
V_DS(surge)	漏源电压，FET 开关，浪涌条件⁽²⁾			720	V
V_{DS(tr)(surge)}	漏源瞬态振铃峰值电压，FET 关断，浪涌条件⁽²⁾⁽³⁾			800	V
	引脚电压	V_DD	-0.3	20	V
		LDO5V	-0.3	5.5	V
		VNEG	-16	0.5	V
		BBSW	V_VNEG–1	V_VDD+0.5	V
		IN	-0.3	20	V
		FAULT, OC, ZVD, ZCD, TEMP	-0.3	V_LDO5V+0.3	V
		RDRV	-0.3	5.5	V
I_D(RMS)	漏极 RMS 电流，FET 导通			55	A
I_D(pulse)	漏极脉冲电流，FET 导通，tp ＜ 10µs⁽⁴⁾		-125	受内部限制	A
I_S(pulse)	源极脉冲电流，FET 关断，tp ＜ 1µs			80	A
T_J	工作结温⁽⁵⁾		-40	150	°C
T_stg	贮存温度		-55	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 参阅节 7.3.3，了解开关周期漏源额定电压相关解释。

(3) 图 7-1中 t1 ＜ 200ns。

(4) 正向脉冲电流必须保持在过流阈值以下，以免 FET 自动关断。t_p ＜ 10µs 时，FET 漏极固有正向脉冲电流的额定值为 120A。

(5) 参阅“电气与开关特性表”，了解结温测试条件。

5.2 ESD 等级

参数				值	单位
V_(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准⁽¹⁾		±2000	V
V_(ESD)	静电放电	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准⁽²⁾		±500	V

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。