通过编程 MAN_DAC_EN = 0 和 TRACK_EN = 1，可在保持期间在 CPout1 引脚上设置 CPout1 的跟踪电压。当 DAC 已获取当前 CPout1 电压时，系统会设置 DAC_LOCKED 信号，可通过分别对 PLL1_LD_MUX 或 PLL2_LD_MUX 进行编程在 Status_LD1 或 Status_LD2 引脚上观察到该信号。

跟踪的 CPout1 子模式的 DAC 值更新速率为 PLL1 相位检测器频率除以 (DAC_CLK_MULT × DAC_CLK_CNTR)。

DAC 更新速率应编程为 ≤ 100kHz，从而确保实现 DAC 保持精度。

能够对慢 DAC 更新速率进行编程，例如，当使用 1024kHz PLL1 相位检测器频率且 DAC_CLK_MULT = 16,384 和 DAC_CLK_CNTR = 255 时，每 4.08 秒进行一次 DAC 更新，让器件可以在发生导致出现保持的事件之前，回溯 CPout1 并将其设置为之前良好的 CPout1 调谐电压值。

可以使用 RB_DAC_VALUE 读回 DAC 当前电压值，请参阅 RB_DAC_VALUE 部分。