环路滤波器充当低通滤波器，累积来自电荷泵的校正电流，并将这些校正电流转换为电压。环路滤波器决定 PLL 环路带宽，这对 PLL 的性能有显著影响，因为它直接影响器件的相位噪声、杂散水平和开关速度。环路滤波器组件值取决于相位检测器频率、电荷泵增益和 VCO 的增益。

环路滤波器的设计需要权衡。理想带宽的选择取决于应用。尽可能减少抖动可能会导致更高的杂散水平和更长的锁定时间；因此，确定环路滤波器组件也因应用而异。

如何使用此工具获得旨在更大限度减少抖动的理想环路滤波器设计。在以下示例中，FPD

= 245.76MHz，KPD = 3.2mA，KVCO = 12.1MHz/V（此值也取决于应用）

导致 C1 = 220pF、C2 = 68nF 和 R2 = 120Ω 的外部环路滤波器。

PLL2 具有一个 C1i = 60pF，R3 = 2400Ω，C3 = 50pF，R4 = 200Ω 且 C4 = 10pF 的集成环路滤波器，如图 8-9 中所示。环路滤波器组件 C1、C2 和 R2 可以使用 PLLatinumSim 软件求解

图 8-9 PLL2 片上环路滤波器