ZHCSQ63 may   2023 LMK04368-EP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 参数测量信息
    1. 7.1 电荷泵电流规格定义
      1. 7.1.1 电荷泵输出电流幅度变化与电荷泵输出电压间的关系
      2. 7.1.2 电荷泵灌电流与电荷泵输出拉电流失配间的关系
      3. 7.1.3 电荷泵输出电流幅度变化与环境温度间的关系
    2. 7.2 差分电压测量术语
  9. 8 详细说明
    1. 8.1 概述
      1. 8.1.1 与 LMK04832 的区别
        1. 8.1.1.1 抖动清除
        2. 8.1.1.2 JEDEC JESD204B/C 支持
      2. 8.1.2 时钟输入
        1. 8.1.2.1 PLL1 的输入
        2. 8.1.2.2 PLL2 的输入
        3. 8.1.2.3 使用时钟分配模式时的输入
      3. 8.1.3 PLL1
        1. 8.1.3.1 频率保持
        2. 8.1.3.2 用于 PLL1 的外部 VCXO
      4. 8.1.4 PLL2
        1. 8.1.4.1 PLL2 的内部 VCO
        2. 8.1.4.2 外部 VCO 模式
      5. 8.1.5 时钟分配
        1. 8.1.5.1 时钟分频器
        2. 8.1.5.2 高性能分频器旁路模式
        3. 8.1.5.3 SYSREF 时钟分频器
        4. 8.1.5.4 器件时钟延迟
        5. 8.1.5.5 动态数字延迟
        6. 8.1.5.6 SYSREF 延迟：全局和本地
        7. 8.1.5.7 可编程输出格式
        8. 8.1.5.8 时钟输出同步
      6. 8.1.6 0 延迟
      7. 8.1.7 状态引脚
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 同步 PLL R 分频器
        1. 8.3.1.1 PLL1 R 分频器同步
        2. 8.3.1.2 PLL2 R 分频器同步
      2. 8.3.2 SYNC/SYSREF
      3. 8.3.3 JEDEC JESD204B/C
        1. 8.3.3.1 如何启用 SYSREF
          1. 8.3.3.1.1 SYSREF 设置示例
          2. 8.3.3.1.2 SYSREF_CLR
        2. 8.3.3.2 SYSREF 模式
          1. 8.3.3.2.1 SYSREF 脉冲发生器
          2. 8.3.3.2.2 连续 SYSREF
          3. 8.3.3.2.3 SYSREF 请求
      4. 8.3.4 数字延迟
        1. 8.3.4.1 固定数字延迟
        2. 8.3.4.2 固定数字延迟示例
        3. 8.3.4.3 动态数字延迟
        4. 8.3.4.4 单个和多个动态数字延迟示例
      5. 8.3.5 SYSREF 与器件时钟对齐
      6. 8.3.6 输入时钟切换
        1. 8.3.6.1 输入时钟切换 - 手动模式
        2. 8.3.6.2 输入时钟切换 - 引脚选择模式
        3. 8.3.6.3 输入时钟切换 - 自动模式
      7. 8.3.7 数字锁定检测 (DLD)
        1. 8.3.7.1 计算数字锁定检测频率精度
      8. 8.3.8 保持
        1. 8.3.8.1 启用保持
          1. 8.3.8.1.1 固定（手动）CPout1 保持模式
          2. 8.3.8.1.2 跟踪 CPout1 保持模式
        2. 8.3.8.2 在保持期间
        3. 8.3.8.3 退出保持
        4. 8.3.8.4 保持频率精度和 DAC 性能
      9. 8.3.9 PLL2 环路滤波器
    4. 8.4 器件功能模式
      1. 8.4.1 双 PLL
        1. 8.4.1.1 双环路
        2. 8.4.1.2 具有级联 0 延迟的双环路
        3. 8.4.1.3 具有嵌套 0 延迟的双环路
      2. 8.4.2 单个 PLL
        1. 8.4.2.1 PLL2 单环路
          1. 8.4.2.1.1 具有 0 延迟的 PLL2 单环路
        2. 8.4.2.2 具有外部 VCO 的 PLL2
      3. 8.4.3 分配模式
    5. 8.5 编程
      1. 8.5.1 建议编程序列
    6. 8.6 寄存器映射
      1. 8.6.1 用于器件编程的寄存器映射
      2. 8.6.2 器件寄存器说明
        1. 8.6.2.1 系统功能
          1. 8.6.2.1.1 RESET、SPI_3WIRE_DIS
          2. 8.6.2.1.2 POWERDOWN
          3. 8.6.2.1.3 ID_DEVICE_TYPE
          4. 8.6.2.1.4 ID_PROD
          5. 8.6.2.1.5 ID_MASKREV
          6. 8.6.2.1.6 ID_VNDR
        2. 8.6.2.2 （0x100 至 0x137）器件时钟和 SYSREF 时钟输出控制
          1. 8.6.2.2.1 DCLKX_Y_DIV
          2. 8.6.2.2.2 DCLKX_Y_DDLY
          3. 8.6.2.2.3 CLKoutX_Y_PD、CLKoutX_Y_ODL、CLKoutX_Y_IDL、DCLKX_Y_DDLY_PD、DCLKX_Y_DDLY[9:8]、DCLKX_Y_DIV[9:8]
          4. 8.6.2.2.4 CLKoutX_SRC_MUX、DCLKX_Y_PD、DCLKX_Y_BYP、DCLKX_Y_DCC、DCLKX_Y_POL、DCLKX_Y_HS
          5. 8.6.2.2.5 CLKoutY_SRC_MUX、SCLKX_Y_PD、SCLKX_Y_DIS_MODE、SCLKX_Y_POL、SCLKX_Y_HS
          6. 8.6.2.2.6 SCLKX_Y_ADLY_EN、SCLKX_Y_ADLY
          7. 8.6.2.2.7 SCLKX_Y_DDLY
          8. 8.6.2.2.8 CLKoutY_FMT、CLKoutX_FMT
        3. 8.6.2.3 SYSREF、SYNC 和器件配置
          1. 8.6.2.3.1  VCO_MUX、OSCout_MUX、OSCout_FMT
          2. 8.6.2.3.2  SYSREF_REQ_EN、SYNC_BYPASS、SYSREF_MUX
          3. 8.6.2.3.3  SYSREF_DIV
          4. 8.6.2.3.4  SYSREF_DDLY
          5. 8.6.2.3.5  SYSREF_PULSE_CNT
          6. 8.6.2.3.6  PLL2_RCLK_MUX、PLL2_NCLK_MUX、PLL1_NCLK_MUX、FB_MUX、FB_MUX_EN
          7. 8.6.2.3.7  PLL1_PD、VCO_LDO_PD、VCO_PD、OSCin_PD、SYSREF_GBL_PD、SYSREF_PD、SYSREF_DDLY_PD、SYSREF_PLSR_PD
          8. 8.6.2.3.8  DDLYdSYSREF_EN、DDLYdX_EN
          9. 8.6.2.3.9  DDLYd_STEP_CNT
          10. 8.6.2.3.10 SYSREF_CLR、SYNC_1SHOT_EN、SYNC_POL、SYNC_EN、SYNC_PLL2_DLD、SYNC_PLL1_DLD、SYNC_MODE
          11. 8.6.2.3.11 SYNC_DISSYSREF、SYNC_DISX
          12. 8.6.2.3.12 PLL1R_SYNC_EN、PLL1R_SYNC_SRC、PLL2R_SYNC_EN、FIN0_DIV2_EN、FIN0_INPUT_TYPE
        4. 8.6.2.4 (0x146 - 0x149) CLKIN 控制
          1. 8.6.2.4.1 CLKin_SEL_PIN_EN、CLKin_SEL_PIN_POL、CLKin2_EN、CLKin1_EN、CLKin0_EN、CLKin2_TYPE、CLKin1_TYPE、CLKin0_TYPE
          2. 8.6.2.4.2 CLKin_SEL_AUTO_REVERT_EN、CLKin_SEL_AUTO_EN、CLKin_SEL_MANUAL、CLKin1_DEMUX、CLKin0_DEMUX
          3. 8.6.2.4.3 CLKin_SEL0_MUX、CLKin_SEL0_TYPE
          4. 8.6.2.4.4 SDIO_RDBK_TYPE、CLKin_SEL1_MUX、CLKin_SEL1_TYPE
        5. 8.6.2.5 RESET_MUX、RESET_TYPE
        6. 8.6.2.6 (0x14B - 0x152) 保持
          1. 8.6.2.6.1 LOS_TIMEOUT、LOS_EN、TRACK_EN、HOLDOVER_FORCE、MAN_DAC_EN、MAN_DAC[9:8]
          2. 8.6.2.6.2 MAN_DAC
          3. 8.6.2.6.3 DAC_TRIP_LOW
          4. 8.6.2.6.4 DAC_CLK_MULT、DAC_TRIP_HIGH
          5. 8.6.2.6.5 DAC_CLK_CNTR
          6. 8.6.2.6.6 CLKin_OVERRIDE、HOLDOVER_EXIT_MODE、HOLDOVER_PLL1_DET、LOS_EXTERNAL_INPUT、HOLDOVER_VTUNE_DET、CLKin_SWITCH_CP_TRI、HOLDOVER_EN
          7. 8.6.2.6.7 HOLDOVER_DLD_CNT
        7. 8.6.2.7 (0x153 - 0x15F) PLL1 配置
          1. 8.6.2.7.1 CLKin0_R
          2. 8.6.2.7.2 CLKin1_R
          3. 8.6.2.7.3 CLKin2_R
          4. 8.6.2.7.4 PLL1_N
          5. 8.6.2.7.5 PLL1_WND_SIZE、PLL1_CP_TRI、PLL1_CP_POL、PLL1_CP_GAIN
          6. 8.6.2.7.6 PLL1_DLD_CNT
          7. 8.6.2.7.7 HOLDOVER_EXIT_NADJ
          8. 8.6.2.7.8 PLL1_LD_MUX, PLL1_LD_TYPE
        8. 8.6.2.8 (0x160 - 0x16E) PLL2 配置
          1. 8.6.2.8.1 PLL2_R
          2. 8.6.2.8.2 PLL2_P、OSCin_FREQ、PLL2_REF_2X_EN
          3. 8.6.2.8.3 PLL2_N_CAL
          4. 8.6.2.8.4 PLL2_N
          5. 8.6.2.8.5 PLL2_WND_SIZE、PLL2_CP_GAIN、PLL2_CP_POL、PLL2_CP_TRI
          6. 8.6.2.8.6 PLL2_DLD_CNT
          7. 8.6.2.8.7 PLL2_LD_MUX、PLL2_LD_TYPE
        9. 8.6.2.9 (0x16F - 0x555) 其他寄存器
          1. 8.6.2.9.1 PLL2_PRE_PD、PLL2_PD、FIN0_PD
          2. 8.6.2.9.2 PLL1R_RST
          3. 8.6.2.9.3 CLR_PLL1_LD_LOST、CLR_PLL2_LD_LOST
          4. 8.6.2.9.4 RB_PLL1_LD_LOST、RB_PLL1_LD、RB_PLL2_LD_LOST、RB_PLL2_LD
          5. 8.6.2.9.5 RB_DAC_VALUE (MSB)、RB_CLKinX_SEL、RB_CLKinX_LOS
          6. 8.6.2.9.6 RB_DAC_VALUE
          7. 8.6.2.9.7 RB_HOLDOVER
          8. 8.6.2.9.8 SPI_LOCK
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 处理未使用的引脚
      2. 9.1.2 数字锁定检测频率精度
        1. 9.1.2.1 最小锁定时间计算示例
      3. 9.1.3 驱动 CLKIN 和 OSCIN 输入
        1. 9.1.3.1 使用差分源驱动 CLKIN 和 OSCIN 引脚
        2. 9.1.3.2 使用单端源驱动 CLKIN 引脚
      4. 9.1.4 端接和使用时钟输出驱动器
        1. 9.1.4.1 直流耦合差分操作的端接
        2. 9.1.4.2 交流耦合差分操作的端接
        3. 9.1.4.3 单端操作的端接
      5. 9.1.5 输出终止和偏置
        1. 9.1.5.1 LVPECL
        2. 9.1.5.2 LVDS/HSDS
        3. 9.1.5.3 CML
      6. 9.1.6 用于实现最佳相位噪声性能的 OSCin 倍频器
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 器件选择
        2. 9.2.2.2 器件配置和仿真
        3. 9.2.2.3 器件设置
      3. 9.2.3 应用曲线
    3. 9.3 系统示例
      1. 9.3.1 系统级方框图
    4. 9.4 电源相关建议
      1. 9.4.1 电流消耗
    5. 9.5 布局
      1. 9.5.1 热管理
      2. 9.5.2 布局指南
      3. 9.5.3 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
        1. 10.1.1.1 时钟树架构
        2. 10.1.1.2 PLLatinum 仿真
        3. 10.1.1.3 TICS Pro
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能


GUID-20220927-CA0I-V5S2-M5TR-QQN8JZPN9T77-low.svg
图 5-1 PAP 封装64 引脚 HTQFP顶视图
表 5-1 引脚功能
引脚 I/O 类型 说明
编号 名称
1 VCC5_DIG - PWR 数字电路的电源。
2 CLKIN1_P/FIN1_P/FBCLKIN_P I ANLG CLKIN1_P：PLL1 的参考时钟输入端口 1。FIN1_P：外部 VCO 输入或时钟分配输入。FBCLKIN_P：外部时钟反馈输入的反馈输入（0 延迟模式）。
3 CLKIN1_N I ANLG PLL1 的参考时钟输入端口 1。
FIN1_N 外部 VCO 输入或时钟分配输入。
FBCLK_N 外部时钟反馈输入的反馈输入（0 延迟模式）。
4 VCC6_PLL1 - PWR PLL1 的电源、电荷泵 1、保持 DAC
5 CLKIN0_P I ANLG PLL1 的参考时钟输入端口 0。
6 CLKIN0_N
7 VCC7_OSCOUT - PWR OSCOUT 引脚的电源。
8 OSCOUT_P I/O 可编程 OSCIN 引脚的缓冲输出
CLKIN2_P PLL1 的参考时钟输入端口 2。
9 OSCOUT_N I/O 可编程 OSCIN 引脚的缓冲输出
CLKIN2_N PLL1 的参考时钟输入端口 2。
10 VCC8_OSCIN - PWR OSCIN 电源
11 OSCIN_P I ANLG PLL1 的反馈和 PLL2 的基准输入。交流耦合。
12 OSCIN_N
13 VCC9_CP2 - PWR PLL2 电荷泵的电源。
14 CPOUT2 O ANLG 电荷泵 2 输出。
15 VCC10_PLL2 - PWR PLL2 的电源。
16 STATUS_LD2 I/O 可编程 可编程状态引脚。
17 CLKOUT9_P O 可编程 时钟输出 9。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
18 CLKOUT9_N
19 CLKOUT8_P O 可编程 时钟输出 8。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
20 CLKOUT8_N
21 VCC11_CG3 - PWR 时钟输出 8、9、10 和 11 的电源。
22 CLKOUT10_P O 可编程 时钟输出 10。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
23 CLKOUT10_N
24 CLKOUT11_P O 可编程 时钟输出 11。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
25 CLKOUT11_N
26 CLKIN_SEL0 I/O 可编程 可编程状态引脚。
27 CLKIN_SEL1 I/O 可编程 可编程状态引脚。
28 CLKOUT13_P O 可编程 时钟输出 13。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
29 CLKOUT13_N
30 CLKOUT12_P O 可编程 时钟输出 12。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL 或 LVDS。
31 CLKOUT12_N
32 VCC12_CG0 - PWR 时钟输出 0、1、12 和 13 的电源。
33 CLKOUT0_P O 可编程 时钟输出 0。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL 或 LVDS。
34 CLKOUT0_N
35 CLKOUT1_P O 可编程 时钟输出 1。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
36 CLKOUT1_N
37 RESET/GPO I CMOS 器件复位输入或 GPO
38 SYNC/SYSREF_REQ I CMOS 用于请求连续 SYSREF 的同步输入或 SYSREF_REQ。
39 GND - GND 该引脚应接地。
40 FIN0_P I ANLG 用于外部 VCO 或时钟分配的高速输入。对于大于 3250MHz 的频率，支持 /2。
41 FIN0_N
42 VCC1_VCO - PWR 用于 VCO 和时钟分配的电源。
43 LDOBYP1 - ANLG LDO 旁路，通过 10µF 电容器旁路至接地。
44 LDOBYP2 - ANLG LDO 旁路，通过 0.1µF 电容器旁路至接地。
45 CLKOUT3_P O 可编程 时钟输出 3。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
46 CLKOUT3_N
47 CLKOUT2_P O 可编程 时钟输出 2。对于 JESD204B/C 系统，建议使用器件时钟。可编程格式：CML、LVPECL、LCPECL 或 LVDS。
48 CLKOUT2_N
49 VCC2_CG1 - PWR 时钟输出 2 和 3 的电源。
50 CS# I CMOS 片选
51 SCK I CMOS SPI 时钟
52 SDIO I/O CMOS SPI 数据
53 VCC3_SYSREF - PWR SYSREF 分频器和 SYNC 的电源。
54 CLKOUT5_P O 可编程 时钟输出 5。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
55 CLKOUT5_N
56 CLKOUT4_P O 可编程 时钟输出 4。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL 或 LVDS。
57 CLKOUT4_N
58 VCC4_CG2 - PWR 时钟输出 4、5、6 和 7 的电源。
59 CLKOUT6_P O 可编程 时钟输出 6。对于 JESD204B/C 系统，建议使用器件时钟。(1)可编程格式：CML、LVPECL、LCPECL 或 LVDS。
60 CLKOUT6_N
61 CLKOUT7_P O 可编程 时钟输出 7。对于 JESD204B/C 系统，建议使用 SYSREF 时钟。(1)可编程格式：CML、LVPECL、LCPECL、LVDS 或 2xLVCMOS。
62 CLKOUT7_N
63 STATUS_LD1 I/O 可编程 可编程状态引脚。
64 CPOUT1 O ANLG 电荷泵 1 输出。
DAP DAP - GND 裸片连接焊盘，连接至 GND。
(1) 器件时钟和 SYSREF 的实际理想分配取决于对常用频率进行分组的频率规划。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |