XO 输入是分数 N APLL 的基准时钟。XO 输入决定了自由运行模式或保持模式下输出频率的精度和稳定性。

对于 DPLL 模式，XO 频率必须与 VCO1 频率具有非整数关系，以便 APLL1 可以在分数模式下运行。对于仅 APLL 模式，XO 频率与 VCO1 和/或 VCO2 频率可以具有整数或分数关系。

在 DPLL 模式应用中（例如 SyncE 和 IEEE 1588），XO 输入可由低频 TCXO、OCXO 或外部可追溯时钟驱动，该时钟符合适用同步标准的频率精度和保持稳定性要求。12.8MHz、13MHz、14.4MHz、19.2MHz、19.44MHz、24MHz、24.576MHz、27MHz、30.72MHz、38.88MHz、48MHz、49.152MHz 和 54MHz 的 TCXO 和 OCXO 频率是常用且具有成本效益的选项，让 APLL1 可以在 VCO1 频率为 2.5GHz 时以分数模式运行。

具有低频或高相位抖动或本底噪声的 XO/TCXO/OCXO 源对输出抖动性能没有影响，因为 BAW VCO 决定了 12kHz 至 20MHz 积分带宽范围内的抖动和相位噪声。

XO 输入缓冲器具有可编程输入片上端接和交流耦合输入偏置配置，如图 7-6 所示。XO 输入通过 7pF 的串联电容和输入缓冲器电容在内部进行交流耦合。XO_P 和 XO_N 引脚上的有效电容通常小于 2pF。缓冲的 XO 路径还会驱动 XO 输入监控块。

图 7-6 XO 输入缓冲器

表 7-1 列出了常见时钟接口类型的典型 XO 输入缓冲器配置。