漏脉冲监控器使用窗口检测器来验证在标称时钟周期加上可编程延迟窗口阈值 (T_LATE) 内到达的输入时钟脉冲。当输入脉冲在 T_LATE 之前到达时，该脉冲被视为有效，并会清除漏脉冲标志。当输入脉冲未在 T_LATE 之前到达（由于脉冲缺失或延迟）时，则会立即设置标志以认定输入不合格。

通常，将 T_LATE 设置为大于输入的最长时钟周期（包括周期间抖动），或者大于间隙时钟的间隙宽度。漏脉冲监控器可以充当粗略频率检测器，其检测速度比 ppm 频率检测器更快。漏脉冲监控器支持 2kHz 至 f_VCO1/12 之间的输入频率，超出此频率范围时必须予以禁用。

对于每个基准输入，漏脉冲监控器和矮脉冲监控器通过相同的窗口检测器块运行。这两个监控器的状态标志通过逻辑“或”门组合在一起，并可通过状态引脚进行观察。也可以通过相应的 MISSCLK 状态位观察所选 DPLL 输入的窗口检测器标志。