以下公式根据所选 PLL 模式计算实现闭环运行所需的 PLL 频率关系。TICS Pro 编程软件可用于根据所需的频率计划配置和 PLL 模式生成有效的分频器设置。

• 要在自由运行模式（锁定到 XO 输入）下运行 APLL1，必须满足方程式 1和方程式 2中的条件。
• 要在 DPLL 模式下运行 APLL1，必须满足方程式 1、方程式 2、方程式 3和方程式 4的条件。
• 要在级联模式下运行 APLL2，必须满足方程式 1、方程式 2、方程式 5和方程式 7的条件。
• 要在非级联模式下运行 APLL2，必须满足方程式 6和方程式 7中的条件。

请注意，以下公式中的任何分频器均指实际分频值（或范围），而不是可编程寄存器值。

方程式 1 和方程式 2 与 APLL1 相关：

其中

• f_PD1 = APLL1 相位检测器频率
• f_XO：XO 输入频率
• D_XO：XO 输入倍频器（1 = 禁用，2 = 启用）
• R_XO：APLL1 XO 输入 R 分频器值（1 至 32）

其中

• f_VCO1：VCO1 频率
• INT_APLL1：APLL1 N 分频器整数值（12 位，1 至 2¹² – 1）
• NUM_APLL1：APLL1 N 分频器分子值（40 位，0 至 2⁴⁰ – 1）
• DEN_APLL1：APLL1 N 分频器分母值（固定 2⁴⁰ 后可编程为 1 至 2²⁴-1）
  • 0.0625 < NUM_APLL1 / DEN_APLL1 < 0.9375（在 DPLL 模式下）

方程式 3 和方程式 4 与 DPLL 相关：

其中

• f_TDC：DPLL TDC 输入频率（请参阅方程式 3）
• f_PRIREF 或 f_SECREF：PRIREF 或 SECREF 输入频率
• R_PRIREF 或 R_SECREF：PRIREF 或 SECREF R 分频器值（16 位，1 至 2¹⁶ – 1）

其中

• PR_DPLL：DPLL 预分频器分频值（2 至 17）
• INT_DPLL：DPLL FB 分频器整数值（30 位，1 至 2³⁰ – 1）
• NUM_DPLL：DPLL FB 分频器分子值（40 位，0 至 2⁴⁰ – 1）
• DEN_DPLL：DPLL FB 分频器分母值（40 位，1 至 2⁴⁰）

方程式 5、方程式 6 和方程式 7 与 APLL2 相关：

其中

• f_PD2：APLL2 相位检测器频率
• R_{APLL2_PRE}：级联 APLL2 R 预分频器值（3 至 6）
• R_{APLL2_SEC}：级联 APLL2 次级 R 分频器值（1 至 32）

其中

• f_VCO2：VCO2 频率
• INT_APLL2：APLL2 N 分频器整数值（9 位，1 至 2⁹ – 1）
• NUM_APLL2：APLL2 N 分频器分子值（24 位，0 至 2²⁴ – 1）
• DEN_APLL2：APLL2 N 分频器分母值（固定 2²⁴ 后可编程为 1 至 2²⁴-1。）

7、方程式 9方程式 10和方程式 11 与输出频率相关，输出频率取决于所选的 APLL 时钟源和输出分频器值：

其中

• f_CHxMUX：输出多路复用器源频率（APLL1 或 APLL2 后分频器时钟）
• Pn_APLL2：APLL2 主 P1 或辅助 P2 后分频值（2 至 7）
• f_OUTx：输出时钟频率（x = 0 至 7）
• OD_OUTx：OUTx 输出分频器值（8 位，1 至 2⁸）
• OD2：OUT7 次级输出分频器值（24 位，1 至 2²⁴）
  • 如果 OD2 > 1，则 OD_OUT7 ≥ 6