ZHCSTT1C November 2023 – October 2024 LMK3H0102
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
| 参数 | 测试条件 | 标准模式 | 快速模式 | 单位 | |||
|---|---|---|---|---|---|---|---|
| 最小值 | 最大值 | 最小值 | 最大值 | ||||
| VIL | 输入低电压 | -0.3 | 0.3 × VDD | -0.3 | 0.3 × VDD | V | |
| VIH | 输入高电压 | 0.7 × VDD | VDD + 0.3 | 0.7 × VDD | VDD + 0.3 | V | |
| Vhys | 施密特触发输入迟滞 | 0.05 × VDD | V | ||||
| VOL1 | 低电平输出电压 1 | 3mA 灌电流。VDD > 2V | 0 | 0.4 | 0 | 0.4 | V |
| VOL2 | 低电平输出电压 2 | 2mA 灌电流。VDD ≤ 2V | 0 | 0.2 x VDD | V | ||
| IOL | 低电平输出电流 | VOL = 0.4V | 3 | 3 | mA | ||
| VOL = 0.6V | 6 | mA | |||||
| tOF | 从 VIHmin 到 VILmax 的输出下降时间 | 250 | 20 × (VDD/5.5V) | 250 | ns | ||
| tSP | 必须由输入滤波器进行抑制的尖峰脉冲宽度 | 0 | 50 | ns | |||
| Ii | 每个 I/O 引脚的输入电流 | 0.1 × VDD < VIN < 0.9 × VDDmax | -10 | 10 | -10 | 10 | µA |
| Ci | 每个 I/O 引脚的电容 | 10 | 10 | pF | |||
| fSCL | SCL 时钟频率 | 0 | 100 | 0 | 400 | kHz | |
| tHD-STA | （重复）启动条件的保持时间 | 在这段时间后，第一个时钟脉冲被生成。 | 4 | 0.6 | µs | ||
| tlow | SCL 时钟的低电平周期 | 4.7 | 1.3 | µs | |||
| thigh | SCL 时钟的高电平周期 | 4 | 0.6 | µs | |||
| tSU-STA | 重复启动条件的建立时间 | 4.7 | 0.6 | µs | |||
| tHD-DAT | 数据保持时间 | I2C 总线器件 | 0 | 0 | µs | ||
| tSU-DAT | 数据建立时间 | 0.25 | 0.1 | µs | |||
| tR | SDA 和 SCL 信号的上升时间 (1) | 300 | 20 | 300 | ns | ||
| tF | SDA 和 SCL 信号的下降时间 (1) | 300 | 20 × (VDD/5.5V) | 300 | ns | ||
| tSU-STO | 停止条件的建立时间 | 4 | 0.6 | µs | |||
| tBUF | 停止与启动条件之间的总线空闲时间 | 4.7 | 1.3 | µs | |||
| CB | 每个总线的容性负载 | 400 | 400 | pF | |||
| tVD-DAT | 数据有效时间 | 3.45 | 0.9 | µs | |||
| tVD-ACK | 数据有效确认时间 | 3.45 | 0.9 | µs | |||
| VNL | 低电平的噪声容限 | 对于每个连接的器件，包括迟滞 | 0.1 x VDD | 0.1 × VDD | V | ||
| VNH | 高电平的噪声容限 | 对于每个连接的器件，包括迟滞 | 0.2 x VDD | 0.2 × VDD | V | ||