LMK5B33414 可支持 1PPS 至 25MHz 的系统基准时钟，包括 JEDEC JESD204B 或 JESD204C SYSREF 时钟。除 OUT2 和 OUT3 之外的任何 12 位输出通道分频器都可以与单独的 20 位 SYSREF 分频器级联。应设置灵活的 SYSREF 分频器值，以便根据应用要求在多个输出上生成相同的 1PPS/SYSREF 频率，或生成 SYSREF/1PPS 的不同频率倍数。对齐多个 SYSREF 输出时，设置 SYSREF_REQ_MODE 0x1A[5:4] = 11 以对 SYSREF 请求进行重采样。如果需要额外的单端输出，还可以在 GPIO1 或 GPIO2 上复制 SYSREF/1PPS。SYSREF 请求样本源 SYSREF_REQ_SEL 0x1A[3:2] 必须设置为与 SYSREF/1PPS 输出复制所需的源相同的源。

可以根据需要在 GPIO1 或 GPIO2 上复制 SYSREF 分频器输出信号，在启动后提供额外的单端 3.3V CMOS 时钟。要配置 SYSREF/1PPS 输出复制，必须将 GPIO 作为输出启用 (GPIOx_OUTEN = 1)，并且必须有一个有效的 SYSREF 输出连接到 GPIO 复制源。通过寄存器编程 (OUT_x_y_SR_GPIO_EN = 1)，SYSREF 复制源可来自 或 OUT12/13 中正在使用的任何一个 SYSREF 分频器。GPIOx 复制的 SYSREF 输出位于静态数字延迟之后，但在模拟和数字延迟和脉冲发生器之前。由于 GPIOx 复制不支持脉冲 SYSREF 模式，因此输出为连续频率。

正常 SYSREF 和 GPIO 复制的 SYSREF 之间会有一些较小的固定延迟偏斜。LVCMOS 输出时钟是具有大电压摆幅的非平衡信号；因此该信号会强烈干扰并将噪声耦合到其他对抖动敏感的差分输出时钟上。