当 DPLL 锁定时，可以启用 DCO 模式 (DPLLx_FB_FDEV_EN = 1)。

使用 DPLL DCO 时可采用三种方法来控制频率。

• 寄存器相对调整
  • 在 DPLL_FDEV 中预设偏差量
  • 写入 8 位寄存器来启用偏差量递增/递减
• GPIO 相对调整
  • 步进/方向 GPIOx 触发器
  • 通过对引脚设定方向每一步的偏差量进行编程来调整 DPLLx_FB_NUM。
• 寄存器绝对调整
  • 根据频率控制字 (FCW) 写入 DPLLx_FB_NUM [39:0]

可以通过一个 38 位频率偏差字寄存器（DPLL_FDEV 位）对 DCO 频率步长进行编程。DPLL_FDEV 值是在 DPLL 分数反馈分频器的当前分子值上加上或减去的偏移，用于确定 VCO 输出端的 DCO 频率偏移。

可以通过软件控制 (DPLLx_FB_FDEV_UPDATE) 或用户可选的引脚控制 (GPIOx) 来控制 DCO 频率递增 (FINC) 或频率递减 (FDEC) 更新。始终可以通过 I²C 或 SPI 写入 DPLLx_FB_FDEV_UPDATE 寄存器位来实现通过软件控制进行的 DCO 更新。写入 0 将使 DCO 频率按编程的步长递增，而写入 1 将使 DCO 频率按步长递减。SPI 可以实现比 I²C 更快的 DCO 更新速率，因为 SPI 的写入速度更快。

选择 DPLL 引脚控制（GPIO 上的 FDEV_TRIG_DPLLx 和 FDEV_DIR_DPLLx）时，FDEV_TRIG_DPLLx 中定义的 GPIO 引脚的上升沿将对 DPLL 应用相应的 DCO 更新，FDEV_DIR_DPLLx 中定义的另一个 GPIO 将决定 FDEV 触发器的方向。FDEV_DIR_DPLLx = 0 表示正，FDEV_DIR_DPLLx = 1 表示负。这样，GPIO 引脚将用作 FINC 或 FDEC 输入。应用到触发器引脚的最小正脉冲宽度应大于 100ns 才能由内部采样时钟捕获到。使用引脚控制时，DCO 更新速率应限制在 5MHz 以下。

当 DCO 控制被禁用 (DPLLx_FB_FDEV_EN = 0) 时，DCO 频率偏移将被清除，VCO 输出频率将由 DPLL 分数反馈分频器的原始分子值确定。

图 7-39 DCO 模式控制选项