由于外部 XO 时钟输入用作 APLL1/VCO1 和 APLL2/VCO2 校准的基准输入，因此在 VCO 校准开始之前，XO 输入幅度和频率必须保持稳定，才能确保 PLL 锁定和输出启动成功。如果 XO 时钟在 VCO 校准之前不稳定，VCO 校准可能会失败，并会阻止 PLL 锁定和输出时钟启动。

如果 XO 时钟启动时间较慢或上电时出现干扰（例如，由于电源斜升缓慢或非单调性），TI 建议将 VCO 校准的开始时间延迟到 XO 稳定后。为了实现此目的，可以使用从双电源轨上电 中描述的方法之一，将 PD# 从低电平到高电平的转换延迟到 XO 时钟稳定后。还可以在 XO 时钟稳定后发出器件软复位来手动触发 VCO 校准和 PLL 启动序列。

APLL3/VCO3 经过工厂校准，对无效的 XO 基准启动不敏感。在遇到有效的 XO 基准时，APLL3/VCO3 将能够获取锁定。当 APLL3/VCO3 与 DPLL3 结合使用时，在验证 DPLL3 基准之前，XO 必须有效。