对于 OUT0 和 OUT1 上可供选择的 LVCMOS 驱动器，每个 P 和 N 对具有两个输出。P 和 N 上的每个输出均可配置为正常极性、反极性，或禁用为高阻抗或静态低电平。LVCMOS 输出高电平 (V_OH) 由轨至轨 LVCMOS 输出电压摆幅的内部可编程 LDO 稳压器电压 1.8V 或 2.65V 决定。LVCMOS 模式仅在通道输出 0 和 1 上受支持，主要是为了支持没有严格相位噪声或抖动要求的 ASIC 或处理器时钟。

LVCMOS 输出时钟是具有大电压摆幅的非平衡信号，因此它可能是强大的干扰源，并会将噪声耦合到其他抖动敏感型差分输出时钟上。如果需要来自某个输出对的 LVCMOS 时钟，请将这个输出对配置为两个输出均已启用但极性相反（+/– 或 –/+），并将未使用的输出悬空而不连接任何布线。