ZHCSRR6C November 2023 – May 2024 LMKDB1108 , LMKDB1120 , LMKDB1204
PRODUCTION DATA
在建议的断电序列下,当输入时钟有效时,PWRDN# 置为有效。确保在输入时钟周期的连续两个上升沿将 PWRDN# 引脚保持在低电平。因此,所有时钟输出在没有干扰的情况下静音到低电平/低电平(OUTx_P = 低电平、OUTx_N =低电平)。按照任何其他序列操作都会使器件进入未定义模式,并可能导致干扰或输出无效。