ZHCSLM7D March   2020  – June 2022 LMQ61460

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 计时特性
    7. 7.7 系统特性
    8. 7.8 典型特性
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  EN/SYNC 用于使能和 VIN UVLO
      2. 8.3.2  用于同步的 EN/SYNC 引脚
      3. 8.3.3  可调开关频率
      4. 8.3.4  时钟锁定
      5. 8.3.5  PGOOD 输出运行
      6. 8.3.6  内部 LDO、VCC UVLO 和 BIAS 输入
      7. 8.3.7  自举电压和 VCBOOT-UVLO(CBOOT 引脚)
      8. 8.3.8  SW 节点压摆率可调
      9. 8.3.9  展频
      10. 8.3.10 软启动和从压降中恢复
      11. 8.3.11 输出电压设置
      12. 8.3.12 过流和短路保护
      13. 8.3.13 热关断
      14. 8.3.14 输入电源电流
    4. 8.4 器件功能模式
      1. 8.4.1 关断模式
      2. 8.4.2 待机模式
      3. 8.4.3 工作模式
        1. 8.4.3.1 CCM 模式
        2. 8.4.3.2 自动模式 – 轻负载运行
          1. 8.4.3.2.1 二极管仿真
          2. 8.4.3.2.2 降频
        3. 8.4.3.3 FPWM 模式 – 轻负载运行
        4. 8.4.3.4 最短导通时间(高输入电压)运行
        5. 8.4.3.5 压降
  9. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  选择开关频率
        2. 9.2.2.2  设置输出电压
        3. 9.2.2.3  电感器选型
        4. 9.2.2.4  输出电容器选型
        5. 9.2.2.5  输入电容器选择
        6. 9.2.2.6  BOOT 电容器
        7. 9.2.2.7  启动电阻器
        8. 9.2.2.8  VCC
        9. 9.2.2.9  BIAS
        10. 9.2.2.10 CFF 和 RFF 选择
        11. 9.2.2.11 外部 UVLO
      3. 9.2.3 应用曲线
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地及散热注意事项
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

EN/SYNC 用于使能和 VIN UVLO

启动和关断由 EN/SYNC 输入和 VIN UVLO 控制。要使器件保持关断模式,请向 EN 引脚施加低于 VEN_WAKE (0.4V) 的电压。在关断模式下,静态电流降至 0.6µA(典型值)。在高于 VEN_WAKE 和低于 VEN 的电压下,VCC 处于运行状态,SW 节点处于非运行状态。一旦 EN 电压高于 VEN,只要输入电压高于 3V,芯片就开始正常开关。

EN/SYNC 引脚不能悬空。使之工作的最简单方法是将 EN/SYNC 引脚连接到 VIN,以便在 VIN 将内部 VCC 驱动到高于其 UVLO 电平时实现器件自启动。但是,许多应用都受益于图 8-1 中所示的使能分压器网络,该网络可建立精密输入欠压锁定 (UVLO)。UVLO 可用于时序控制,防止与长输入电缆配合使用时重新触发器件,或减少电池电源深度放电的发生。请注意,精密使能阈值 VEN 的容差为 8.1%。迟滞必须足以防止重新触发。另一个 IC 的外部逻辑输出也可用于驱动 EN/SYNC 引脚,从而实现系统电源时序。

GUID-41C78047-EB24-403E-965E-E51E4BA2DC84-low.gif 图 8-1 VIN SYNC 使用 EN 引脚

可以使用Equation1 来计算电阻器阻值。

Equation1. GUID-CF8D5ED7-6F1C-4A9B-AEBB-28186D793CBD-low.gif

其中

  • VON 是所设计电路所需的典型启动输入电压。

请注意,由于 EN 引脚也可被用作一个外部同步时钟输入。在检测到时钟边沿后,将消隐时间 tB 应用于使能逻辑。消隐时间内的任何逻辑更改都将被忽略。当器件处于关断模式时,消隐时间不适用。消隐时间范围为 4µs 至 28µs。要有效地禁用输出,EN/SYNC 输入必须保持低电平超过 28µs。