ZHCSLK1C February   2022  – December 2023 LMQ66410-Q1 , LMQ66420-Q1 , LMQ66430-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 系统特性
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  启用、启动和关断
      2. 7.3.2  外部 CLK SYNC（通过 MODE/SYNC）
        1. 7.3.2.1 脉冲相关 MODE/SYNC 引脚控制
      3. 7.3.3  电源正常输出运行
      4. 7.3.4  内部 LDO、VCC 和 VOUT/FB 输入
      5. 7.3.5  自举电压和 VBOOT-UVLO（BOOT 端子）
      6. 7.3.6  输出电压选择
      7. 7.3.7  展频
      8. 7.3.8  软启动和从压降中恢复
        1. 7.3.8.1 从压降中恢复
      9. 7.3.9  电流限制和短路
      10. 7.3.10 热关断
      11. 7.3.11 输入电源电流
    4. 7.4 器件功能模式
      1. 7.4.1 关断模式
      2. 7.4.2 待机模式
      3. 7.4.3 工作模式
        1. 7.4.3.1 CCM 模式
        2. 7.4.3.2 自动模式 – 轻负载运行
          1. 7.4.3.2.1 二极管仿真
          2. 7.4.3.2.2 降频
        3. 7.4.3.3 FPWM 模式 – 轻负载运行
        4. 7.4.3.4 最短导通时间（高输入电压）运行
        5. 7.4.3.5 压降
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计 1 - 2.2MHz 下的汽车同步降压稳压器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1  选择开关频率
          2. 8.2.1.2.2  设置输出电压
            1. 8.2.1.2.2.1 用于实现可调节输出的 VOUT/FB
          3. 8.2.1.2.3  电感器选型
          4. 8.2.1.2.4  输出电容器选型
          5. 8.2.1.2.5  输入电容器选型
          6. 8.2.1.2.6  CBOOT
          7. 8.2.1.2.7  VCC
          8. 8.2.1.2.8  CFF 选型
          9. 8.2.1.2.9  外部 UVLO
          10. 8.2.1.2.10 最高环境温度
        3. 8.2.1.3 应用曲线
      2. 8.2.2 设计 2 - 400kHz 时的汽车同步降压稳压器
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
        3. 8.2.2.3 应用曲线
    3. 8.3 优秀设计实践
    4. 8.4 电源建议
    5. 8.5 布局
      1. 8.5.1 布局指南
        1. 8.5.1.1 接地及散热注意事项
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方米6体育平台手机版_好二三四免责声明
      2. 9.1.2 器件命名规则
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.3 电源正常输出运行

当输出电压超出稳压范围时，使用器件的 PG 引脚的电源正常特性可用于复位系统微处理器。该开漏输出在电流限值和热关断等器件故障条件下以及正常启动期间保持低电平。干扰滤波器可防止在输出电压的短时偏移（例如在线路和负载瞬态期间）时出现错误标志。持续时间少于 tRESET_FILTER 的输出电压偏移不会触发电源正常标志。通过参考图 7-7，可以更好地理解电源正常运行。表 7-2 提供了 PG 运行的更详细的细目列表。在这里，VPGUV 被定义为 PGUV 缩放版本的 VOUT（目标稳定输出电压），VPGHYST 被定义为 PGHYST 缩放版本的 VOUT，其中 PGUV 和 PGHYST 都列在电气特性 中。在初始上电期间，从触发 VEN-VOUT 到电源正常标志为高电平之间的总延迟为 8.5ms（典型值）。该延迟仅在器件启动期间发生，在电源正常功能的任何其他正常运行期间不会发生。当 EN 拉低时，电源正常标志输出也被强制为低电平。在 EN 为低电平时，只要输入电压 VPG-VAL 大于 1.5V（最大值），电源正常输出就保持有效。

电源正常输出方案包含一个开漏 N 沟道 MOSFET，需要一个外部上拉电阻连接到合适的逻辑电源。还可以根据需要通过适当的电阻器将电源正常输出方案上拉至 VCC 或 VOUT。如果不需要此功能，PG 引脚可以保持开路或接地。将流入该引脚的电流限制为 ≤ 4mA。

GUID-20220126-SS0I-PZBS-LZSR-K0ZQLKJJCCGH-low.svg图 7-7 电源正常运行（不包括 OV 事件）
表 7-2 PG 的故障条件（拉至低电平）
故障条件启动 故障条件结束（在此之后，必须经过 tPG_ACT 才能释放 PG 输出）
VOUT < VPGUV 且 t > tRESET_FILTER 稳压输出电压：
VPGUV + VPGHYST < VOUT < VPGOV – VPGHYST
VOUT > VPGOV 且 t > tRESET_FILTER 稳压输出电压
TJ > TSD(trip) TJ < TSD(trip) – TSD(hyst) 且稳压输出电压
EN < VEN-VOUT – VEN-HYST EN > VEN-VOUT 且稳压输出电压
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |