ZHCST09 January 2024 LMR43606-Q1
PRODUCTION DATA
当输出电压超出稳压范围时,使用通过 LMR43606-Q1 的 PGOOD 引脚实现的电源正常特性可复位系统微处理器。该开漏输出在电流限值和热关断等器件故障条件下以及正常启动期间保持低电平。干扰滤波器可防止在输出电压的短时偏移(例如在线路和负载瞬态期间)时出现错误标志。持续时间少于 tRESET_FILTER 的输出电压偏移不会触发电源正常标志。通过参考图 7-7,可以更好地理解电源正常运行。表 7-3 提供了 PGOOD 运行的更详细的细目列表。在这里,VPGDUV 被定义为 VOUT(目标稳压输出电压)的 PGDUV 调节版本,VPGDHYST 被定义为 VOUT 的 PGDHYST 调节版本,其中 PGDUV 和 PGDHYST 都列在节 6.5中。在初始上电期间,从触发 VEN-VOUT 到电源正常标志为高电平之间的总延迟为 6ms(典型值)。该延迟仅在器件启动期间发生,在电源正常功能的任何其他正常运行期间不会发生。当 EN 拉低时,电源正常标志输出也被强制为低电平。在 EN 为低电平时,只要输入电压 VPGD-VAL ≥ 1.5V(最大值),电源正常输出就保持有效。
电源正常输出方案包含一个开漏 N 沟道 MOSFET,需要一个外部上拉电阻连接到合适的逻辑电源。还可以根据需要通过适当的电阻器将其上拉至 VCC 或 VOUT。如果不需要此功能,PGOOD 引脚可以保持开路或接地。将流入该引脚的电流限制为 ≤ 4mA。
故障条件启动 | 故障条件结束(在此之后,必须经过 tPGOOD_ACT 才能释放 PGOOD 输出) |
---|---|
VOUT < VPGDUV 且 t > tRESET_FILTER | 稳压输出电压: VPGDUV + VPGDHYST < VOUT < VPGDOV – VPGDHYST |
VOUT > VPGDOV 且 t > tRESET_FILTER | 稳压输出电压 |
TJ > TSD(trip) | TJ < TSD(trip) – TSD(hyst) 且 稳压输出电压 |
EN < VEN-VOUT – VEN-HYST | EN > VEN-VOUT 且 稳压输出电压 |