ZHCSUG8 September   2024 LMR51425 , LMR51435

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 系统特性
    7. 6.7 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  固定频率峰值电流模式控制
      2. 7.3.2  可调节输出电压
      3. 7.3.3  使能
      4. 7.3.4  开关频率
      5. 7.3.5  电源正常标志输出
      6. 7.3.6  最短导通时间、最短关断时间和频率折返
      7. 7.3.7  自举电压
      8. 7.3.8  过流和短路保护
      9. 7.3.9  软启动
      10. 7.3.10 热关断
    4. 7.4 器件功能模式
      1. 7.4.1 关断模式
      2. 7.4.2 工作模式
      3. 7.4.3 CCM 模式
      4. 7.4.4 轻负载运行(PFM 版本)
      5. 7.4.5 轻负载运行(FPWM 版本)
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 使用 WEBENCH® 工具创建定制设计方案
        2. 8.2.2.2 输出电压设定点
        3. 8.2.2.3 开关频率
        4. 8.2.2.4 电感器选型
        5. 8.2.2.5 输出电容器选型
        6. 8.2.2.6 输入电容器选型
        7. 8.2.2.7 自举电容器
        8. 8.2.2.8 欠压锁定设定点
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 专为降低 EMI 设计的紧凑型布局
        2. 8.4.1.2 反馈电阻
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
        1. 9.1.1.1 使用 WEBENCH® 工具创建定制设计方案
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

图 5-1 12 引脚 WSONDRR 封装(顶视图)
表 5-1 引脚功能
引脚类型(1)说明
名称
SW1、2、3P转换器的开关输出。在内部连接到高侧 FET 的源极和低侧 FET 的漏极。连接到功率电感器。
BOOT4P高侧 FET 驱动器的自举电容连接。在该引脚与 SW 引脚之间连接一个 100nF 优质电容器。
PG5A开漏电源正常状态监测器输出,如果 FB 电压不在指定窗口阈值范围内,该输出将置为低电平有效。需要一个 10kΩ 至 100kΩ 的上拉电阻器来上拉至合适的电压。如不使用,则 PG 既可以保持悬空状态,也可以连接到 GND。
RT6A频率设置引脚,用于通过在 RT 至 AGND 之间放置一个外部电阻器来在 200kHz 和 1.1MHz 之间设置开关频率。RT 开路默认为 500kHz,RT 短接至地默认为 1MHz。
FB7A转换器的反馈输入。连接电阻分压器以设置输出电压。在运行期间,请勿使该端子发生接地短路。
AGND8G模拟地。内部基准和逻辑的零电压基准。所有电气参数都是相对于这个引脚测量的。必须使用小型网带将这些引脚连接至 PGND。
EN9A精密使能输入引脚。高电平时打开,低电平时关断。可连接至 VIN。精密使能允许将引脚用作可调节输入电压 UVLO。在此引脚、VIN 和 AGND 之间连接一个外部电阻分压器,实现外部 UVLO。不能悬空。
VIN10、11、12P输入电源电压。将输入电源连接到这些引脚。在紧密接近器件的位置,在这些引脚和 PGND 之间连接输入电容器 CIN。
PGND13G电源接地端子,在内部连接到低侧 FET 的源极。连接到系统接地端,以及 CIN 和 COUT 的接地侧。尽量缩短到 CIN 的距离。
A = 模拟,P = 功率,G = 接地。