ZHCSGC9A June   2017  – January 2018 LMV722-Q1

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
    1.     Device Images
      1.      简化原理图
  4. 修订历史记录
  5. 引脚配置和功能
    1.     引脚功能
  6. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性:VCC+ = 2.2V
    6. 6.6 电气特性:VCC+ = 5V
    7. 6.7 典型特性
  7. 详细 说明
    1. 7.1 概述
    2. 7.2 功能框图
    3. 7.3 特性 说明
      1. 7.3.1 低噪声
      2. 7.3.2 轨至轨输出
      3. 7.3.3 输入包括接地
      4. 7.3.4 信号完整性
    4. 7.4 器件功能模式
  8. 以下一些应用中
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计流程
      3. 8.2.3 应用曲线
  9. 电源建议
    1. 9.1 输入和 ESD 保护
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局指南

为了实现器件的最佳运行性能,应使用良好的印刷电路板 (PCB) 布局规范,包括:

  • 噪声可以通过整个电路的电源引脚和运算放大器本身的电源引脚传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源,用于降低耦合噪声。
    • 在每个电源引脚和接地端之间连接低 ESR 0.1µF 陶瓷旁路电容器,放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器适用于单通道电源 应用。
  • 将电路的模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 中通常将一层或多层专门作为接地层。接地层有助于散热和降低电磁干扰 (EMI) 噪声拾取。确保对数字接地和模拟接地进行物理隔离,同时应注意接地电流。有关更多详细信息,请参阅《电路板布局技巧》
  • 为降低寄生耦合,输入迹线应尽量远离电源或输出迹线。如果这些走线不能保持分离,则敏感走线与有噪声走线垂直相交比平行更好。
  • 外部组件的位置应尽量靠近器件。如Figure 30 所示,使 RF 和 RG 接近反相输入可最大限度地减小反相输入端的寄生电容。
  • 尽可能缩短输入走线。切记:输入走线是电路中最敏感的部分。
  • 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。
  • 为获得最佳性能,建议在组装 PCB 板后进行清洗。
  • 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。请遵循所有的 PCB 水清洁流程,建议将 PCB 组装烘干,以去除清洗时渗入器件封装中的湿气。大多数情形下,清洗后在 85°C 下低温烘干 30 分钟即可。