ZHCSU91A December   2023  – September 2024 LMX1214

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输出
        1. 6.3.3.1 时钟输出缓冲器
        2. 6.3.3.2 时钟多路复用器
        3. 6.3.3.3 时钟分频器
      4. 6.3.4 AUXCLK 输出
        1. 6.3.4.1 AUXCLKOUT 输出格式
        2. 6.3.4.2 AUXCLK_DIV_PRE 和 AUXCLK_DIV 分频器
      5. 6.3.5 SYNC 输入引脚
        1. 6.3.5.1 SYNC 引脚共模电压
        2. 6.3.5.2 窗口化特性
    4. 6.4 器件功能模式配置
      1. 6.4.1 引脚模式控制
  8. 寄存器映射
    1. 7.1 器件寄存器
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 SYNC 输入配置
      2. 8.1.2 处理未使用的引脚
      3. 8.1.3 电流消耗
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

寄存器映射

D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
R0 0 0 0 0 0 0 0 0 0 0 0 0 0 POWERDOWN 0 0
R2 0 0 0 0 0 0 1 0 0 0 SMCLK_EN 0 0 0 1 1
R3 CLKOUT3_EN CLKOUT2_EN CLKOUT1_EN CLKOUT0_EN 1 1 1 1 1 0 0 0 0 1 1 0
R4 0 0 CLKOUT1_PWR CLKOUT0_PWR 1 1 1 1 1 1 1 1
R5 0 0 1 1 0 1 1 0 1 1 CLKOUT3_PWR CLKOUT2_PWR
R7 0 1 0 AUXCLKOUT_VCM 1 0 AUXCLK_DIV_PWR_PRE 0 1 1 AUXCLKOUT_PWR 1
R8 0 0 0 0 0 0 0 AUXCLK_DIV_PRE AUXCLKOUT_EN 0 0 0 AUXCLKOUT_FMT
R9 SYNC_VCM SYNC_EN 0 AUXCLK_DIV_BYP 0 AUXCLK_DIV
R11 rb_CLKPOS
R12 rb_CLKPOS[31:16]
R13 0 0 0 0 0 0 0 0 0 0 0 0 0 0 SYNC_DLY_STEP
R14 0 0 0 0 0 0 0 0 0 0 0 0 0 CLKPOS_CAPTURE_EN 1 SYNC_LATCH
R15 0 0 0 0 1 0 1 1 0 SYNC_DLY SYNC_CLR
R23 TS_EN 1 MUXOUT_EN 0 0 0 0 0 0 0 0 0 0 0 0 0
R24 0 0 0 0 rb_TS TS_CNT_EN
R25 0 0 0 0 0 0 1 0 0 CLK_DIV_RST CLK_DIV CLK_MUX
R75 rb_CLKOUT2_EN rb_CLKOUT1_EN rb_CLKOUT0_EN rb_MUXSEL1 0 0 0 0 0 rb_DIVSEL1 rb_DIVSEL0 rb_CE 0 1 1 0
R79 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1
R86 0 0 0 0 0 0 0 0 0 0 0 0 0 MUXOUT_EN_OVRD 0 0
R90 0 0 0 0 0 0 0 0 0 AUXCLK_DIV_BYP3 AUXCLK_DIV_BYP2 0 0 0 0 0
缓冲器模式不需要进行编程,但要启用其他特性和增强功能,也可以进行编程
寄存器 增强功能
R0、R3、R4 和 R5 输出
R2、R75 引脚模式
R7、R8、R9、R79、R90 AUXCLK。如果绕过 AUXCLK 的预分频器,则仅在使用 1 分频时才需要 R79 和 R90
R11、R12、R13、R14、R15 SYNC
R23、R24、R86 MUXOUT、回读和温度传感器
R25 主分频