ZHCSWZ2 June 2024 LMX1860-SEP
PRODUCTION DATA
该器件可配置为高频时钟缓冲器模式、分频器模式或倍频器模式。每种模式都需要以下寄存器配置才能运行。
寄存器地址 | 位 | 字段 | 功能 | 缓冲器 | 分频器 | 倍频器 |
---|---|---|---|---|---|---|
R25 | 2:0 | CLK_MUX | 选择模式 | 1 | 2 | 3 |
R25 | 5:3 | CLK_DIV/CLK_MULT | 选择分频值或倍频值 | x | CLK_DIV 0x1 = ÷2 0x2 = ÷3 0x3 = ÷4 0x4 = ÷5 0x5 = ÷6 0x6 = ÷7 0x7 = ÷8 | CLK_MULT 0x2 = ×2 0x3 = ×3 0x4 = ×4 |
R2 | 5 | SMCLK_EN | 启用状态机时钟发生器 | x | x | 1 |
R2 | 9:6 | SMCLK_DIV_PRE | 为状态机时钟设置预分频器 | x | x | 状态机时钟的预时钟分频器 0x2 = ÷2 0x4 = ÷4 0x8 = ÷8 |
R3 | 2:0 | SMCLK_DIV | 设置状态机时钟分频器 | x | x | 其他 SMCLK 分频器必须保持输出频率 ≤ 30MHz。 0x0 = ÷1 0x1 = ÷2 0x2 = ÷4 0x3 = ÷8 0x4 = ÷16 0x5 = ÷32 0x6 = ÷64 0x7 = ÷128 |
R0 | 所有 | 校准倍频器 | 校准基于 PLL 的倍频器 | x | x | 写入 R0 以校准倍频器 |