ZHCSLD7C June 2020 – February 2021 LMX2820
PRODUCTION DATA
引脚 | I/O | 说明 | |
---|---|---|---|
名称 | 编号(1) | ||
电源和接地 | |||
VCCBUF | 24 | P | 输出缓冲器电源。连接到 3.3V电源,并将低 ESR、0.1µF 和 1µF 去耦电容器接地。 |
VCCBUF2 | 33 | P | 缓冲器电源。连接到 3.3V电源,并将低 ESR、0.1µF 和 1µF 去耦电容器接地。 |
VCCCP | 13 | P | 电荷泵电源。连接到 3.3V电源,并将 1µF 去耦电容器接地。 |
VCCDIG | 7 | P | 数字电源。连接到 3.3V电源,并将低 ESR、0.1µF 和 1µF 去耦电容器接地。 |
VCCMASH | 17 | P | 数字电源。连接到 3.3V电源,并将低 ESR、0.1µF 和 1µF 去耦电容器接地。 |
VCCVCO | 45 | P | VCO 电源。连接到 3.3V电源,并将低 ESR、0.1µF 和 1µF 去耦电容器接地。 |
GND | 2 | G | 接地 |
4 | |||
6 | |||
15 | |||
16 | |||
27 | |||
29 | |||
32 | |||
40 | |||
42 | |||
47 | |||
48 | |||
DAP | — | — | 将 GND 引脚连接到裸露的散热焊盘以确保正确操作。使用多个过孔将散热焊盘连接到任何内部 PCB 接地平面,以获得良好的热性能。 |
NC | 35 | NC | 接地。 |
偏置/LDO 旁路 | |||
BIASVAR | 41 | B | VCO 变容偏置。将 1µF 去耦电容器接地。 |
BIASVCO | 3 | B | VCO 偏置。连接一个 0.47µF(以实现更快校准)至 4.7µF(以实现更优带内相位噪声)范围内的低 ESR 电容器 |
BIASVCO2 | 34 | B | VCO 偏置。将 1µF 去耦电容器接地。靠近引脚放置。 |
REFVCO2 | 36 | B | VCO 电源基准。将 1µF 去耦电容器接地。 |
REGIN | 10 | B | 输入基准路径调节器去耦。将 1µF 去耦电容器接地。靠近引脚放置。建议使用一个额外的低 ESR、0.1µF 去耦电容来过滤高频噪声。 |
REGVCO | 46 | B | VCO 稳压器节点。将 1µF 去耦电容器接地。 |
REFVCO | 44 | B | VCO 电源基准。将 10µF 去耦电容器接地。 |
数字输入 | |||
CE | 1 | I | 芯片启用。高阻抗 CMOS 输入。1.8V 至 3.3V 逻辑。器件上的有效 HIGH 电源。 |
MUTE | 37 | I | 缓冲器静音控制。高阻抗 CMOS 输入。1.8V 至 3.3V 逻辑。 |
PSYNC | 5 | I | 具有可配置输入信号电平的相位同步。将 100Ω 系列连接到 PSYNC 信号,如果不使用,则连接到 GND。 |
CS# | 39 | I | SPI 锁存。高阻抗 CMOS 输入。1.8V 至 3.3V 逻辑。 |
SCK | 18 | I | SPI 时钟。高阻抗 CMOS 输入。1.8V 至 3.3V 逻辑。 |
SDI | 19 | I | SPI 数据。高阻抗 CMOS 输入。1.8V 至 3.3V 逻辑。 |
模拟输入 | |||
OSCIN_P | 8 | I | 基准输入时钟 (+)。高阻抗自偏置引脚。需要使用交流耦合。如果未使用,通过一个 50Ω 电阻将其交流耦合到地。 |
PFDIN | 20 | I | 外部 PFD 输入。自偏置引脚。需要交流耦合和一个外部 50Ω 电阻接地。 |
RFIN | 28 | I | 外部 VCO 输入。内部 50Ω 端接。需要使用交流耦合。 |
OSCIN_N | 9 | I | 基准输入时钟 (-)。高阻抗自偏置引脚。需要使用交流耦合。如果未使用,通过一个 50Ω 电阻将其交流耦合到地。 |
SRREQ_P | 11 | I | 差分 SYSREF 输入时钟 (+)。支持交流和直流耦合。 |
VTUNE | 43 | I | VCO 调谐电压输入。将 1.5nF 或更高电容器连接到 VCO 接地端。 |
SRREQ_N | 12 | I | 差分 SYSREF 输入时钟 (-)。支持交流和直流耦合。 |
输出 | |||
CPOUT | 14 | O | 电荷泵输出。建议将环路滤波器的 C1 靠近该引脚连接。 |
LD | 38 | O | 锁定检测输出。3.3V 逻辑。 |
MUXOUT | 23 | O | SPI 读回输出。3.3V 逻辑。CE = LOW 时高阻抗。 |
RFOUTA_N | 30 | O,PU | 差分输出 A (–)。内部 50Ω 上拉。需要使用交流耦合。 |
RFOUTA_P | 31 | O,PU | 差分输出 A (+)。内部 50Ω 上拉。需要使用交流耦合。 |
RFOUTB_N | 25 | O,PU | 差分输出 B (–)。内部 50Ω 上拉。需要使用交流耦合。 |
RFOUTB_P | 26 | O,PU | 差分输出 B (+)。内部 50Ω 上拉。需要使用交流耦合。 |
SROUT_N | 22 | O,PU | 差分 SYSREF 输出 (–)。内部 50Ω 上拉。 |
SROUT_P | 21 | O,PU | 差分 SYSREF 输出 (+)。内部 50Ω 上拉。 |