5 引脚配置和功能

图 5-1 LP5867 YBH 封装 24 引脚 WCSP 顶视图

表 5-1 引脚功能

引脚		I/O	说明
编号	名称	I/O	说明
C2	CSR0	O	电流阱 0。该引脚在未使用时必须悬空。
B2	CSG0	O	电流阱 1。该引脚在未使用时必须悬空。
B3	CSB0	O	电流阱 2。该引脚在未使用时必须悬空。
B5	CSR1	O	电流阱 3。该引脚在未使用时必须悬空。
C5	CSG1	O	电流阱 4。该引脚在未使用时必须悬空。
C4	CSB1	O	电流阱 5。该引脚在未使用时必须悬空。
A1	SW0	O	扫描线 0 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
A2	SW1	O	扫描线 1 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
A3	SW2	O	扫描线 2 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
A4	SW3	O	扫描线 3 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
A5	SW4	O	扫描线 4 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
A6	SW5	O	扫描线 5 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
B6	SW6	O	扫描线 6 的高侧 PMOS 开关输出。该引脚在未使用时必须悬空。
B1	VLED	功率	高侧开关的电源输入。
B4	GND	接地	必须连接到公共接地平面。
D2	VCAP	O	内部 LDO 输出。必须在该引脚与 GND 之间连接一个 1μF 电容器。将该电容器放置在尽可能靠近器件的位置。
C3	IFS	I	接口类型选择。当 IFS 为低电平时会选择 I²C。当 IFS 为高电平时会选择 SPI。必须在 VIO 和该引脚之间连接一个电阻。
C6	VSYNC	I	显示模式 2 和模式 3 的外部同步信号。
D6	SCL/SCLK	I	I²C 时钟输入或 SPI 时钟输入。配置为 I²C 时上拉至 VIO。
D5	SDA/MOSI	I/O	I²C 数据输入或 SPI 领导者输出跟随者输入。配置为 I²C 时上拉至 VIO。
D4	ADDR0/MISO	I/O	I²C 地址选择 0 或 SPI 领导者输入跟随者输出。
D3	ADDR1/SS	I	I²C 地址选择 1 或 SPI 跟随者选择。
D1	VIO/EN	电源，I	数字电路的电源和芯片使能。必须在该引脚和 GND 之间连接一个 1nF 电容器并将其放置在尽可能靠近器件的位置。
C1	VCC	功率	器件的电源。必须在该引脚和 GND 之间连接一个 1μF 电容器并将其放置在尽可能靠近器件的位置。