ZHCSQ51 November 2023 MCF8329A
PRODUCTION DATA
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
电源(PVDD、GVDD、AVDD、DVDD、VREG、GCTRL) | ||||||
IPVDDQ | PVDD 睡眠模式电流 | VPVDD = 24V,VSPEED/WAKE = 0,TA = 25°C,AVDD 连接到 VREG | 3 | 5 | µA | |
VSPEED/WAKE = 0,TA = 125°C,AVDD 连接到 VREG | 3.5 | 6 | µA | |||
IPVDDS | PVDD 待机模式电流 | VPVDD = 24V,VSPEED/WAKE < VEN_SB,DRVOFF = 低电平,TA = 25°C,AVDD 连接到 VREG | 25 | 28 | mA | |
VSPEED/WAKE < VEN_SB,DRVOFF = 低电平,AVDD 连接到 VREG | 25 | 28 | mA | |||
IPVDD | PVDD 运行模式电流 | VPVDD = 24V,VSPEED/WAKE > VEX_SL,PWM_FREQ_OUT = 0011b (25kHz),TJ = 25°C,未连接 FET 和电机,AVDD 连接到 VREG | 28 | 30 | mA | |
VPVDD = 24V,VSPEED/WAKE > VEX_SL,PWM_FREQ_OUT = 0011b (25kHz),未连接 FET 和电机,AVDD 连接到 VREG | 28 | 30 | mA | |||
VPVDD = 8V,VSPEED/WAKE > VEX_SL,PWM_FREQ_OUT = 0011b (25kHz),TJ = 25°C,未连接 FET 和电机,AVDD 未连接到 VREG,VREG = 外部 3.3V | 8.5 | 14.1 | mA | |||
VPVDD = 24V,VSPEED/WAKE > VEX_SL,PWM_FREQ_OUT = 0011b (25kHz),未连接 FET 和电机,AVDD 未连接到 VREG,VREG = 外部 3.3V | 8.5 | 11.1 | mA | |||
IVREG | VREG 引脚运行模式电流 | VSPEED/WAKE > VEX_SL,PWM_FREQ_OUT = 0011b (25kHz),VREG 连接到 AVDD | 25 | mA | ||
ILBSx | 自动加载引脚漏电流 | VBSTx = VSHx = 60V,VGVDD = 0V,VSPEED/WAKE = 低电平 | 5 | 10 | 16 | µA |
ILBS_TRAN | 自动加载引脚运行模式瞬态漏电流 | GLx = GHx = 开关频率为 20kHz,未连接 FET | 60 | 115 | 300 | µA |
VGVDD_RT | GVDD 栅极驱动器稳压器电压(室温) | VPVDD ≥ 40V,IGS = 10mA,TJ = 25°C | 11.8 | 13 | 15 | V |
22V ≤ VPVDD ≤ 40V,IGS = 30mA,TJ = 25°C | 11.8 | 13 | 15 | V | ||
8V ≤ VPVDD ≤ 22V,IGS = 30mA,TJ = 25°C | 11.8 | 13 | 15 | V | ||
6.75V ≤ VPVDD ≤ 8V,IGS = 10mA,TJ = 25°C | 11.8 | 13 | 14.5 | V | ||
4.5V ≤ VPVDD ≤ 6.75V,IGS = 10mA,TJ = 25°C | 2*VPVDD - 1 | 13.5 | V | |||
VGVDD | GVDD 栅极驱动器稳压器电压 | VPVDD ≥ 40V,IGS = 10mA | 11.5 | 15.5 | V | |
22V ≤ VPVDD ≤ 40V,IGS = 30mA | 11.5 | 15.5 | V | |||
8V ≤ VPVDD ≤ 22V,IGS = 30mA | 11.5 | 15.5 | V | |||
6.75V ≤ VPVDD ≤ 8V,IGS = 10mA | 11.5 | 14.5 | V | |||
4.5V ≤ VPVDD ≤ 6.75V,IGS = 10mA | 2*VPVDD - 1.4 | 13.5 | V | |||
VAVDD_RT | AVDD 模拟稳压器电压(室温) | VPVDD ≥ 6V,0mA ≤ IAVDD ≤ 30mA,TJ = 25°C | 3.26 | 3.3 | 3.33 | V |
VPVDD ≥ 6V,30mA ≤ IAVDD ≤ 80mA,TJ = 25°C | 3.2 | 3.3 | 3.4 | V | ||
VPVDD ≤ 6V,0mA ≤ IAVDD ≤ 50mA,TJ = 25°C | 3.13 | 3.3 | 3.46 | V | ||
VDVDD | 数字稳压器电压 | VREG = 3.3V | 1.4 | 1.55 | 1.65 | V |
VAVDD | AVDD 模拟稳压器电压 | VPVDD ≥ 6V,0mA ≤ IAVDD ≤ 80mA | 3.2 | 3.3 | 3.4 | V |
VPVDD ≤ 6V,0mA ≤ IAVDD ≤ 50mA | 3.125 | 3.3 | 3.5 | V | ||
VGCTRL | 栅极控制电压 | VPVDD > 4.5V | 4.9 | 5.7 | 6.5 | V |
栅极驱动器(GHx、GLx、SHx、SLx) | ||||||
VGSHx_LO | 高侧栅极驱动低电平电压 | IGHx = -100mA,VGVDD = 12V,未连接 FET | 0.05 | 0.11 | 0.24 | V |
VGSHx_HI | 高侧栅极驱动高电平电压 (VBSTx - VGHx) | IGHx = 100mA,VGVDD = 12V,未连接 FET | 0.28 | 0.44 | 0.82 | V |
VGSLx_LO | 低侧栅极驱动低电平电压 | IGLx = -100mA,VGVDD = 12V,未连接 FET | 0.05 | 0.11 | 0.27 | V |
VGSLx_HI | 低侧栅极驱动高电平电压 (VGVDD - VGLx) | IGLx = 100mA,VGVDD = 12V,未连接 FET | 0.28 | 0.44 | 0.82 | V |
RDS(ON)_PU_HS | 高侧上拉开关电阻 | IGHx = 100mA,VGVDD = 12V | 2.7 | 4.5 | 8.4 | Ω |
RDS(ON)_PD_HS | 高侧下拉开关电阻 | IGHx = 100mA,VGVDD = 12V | 0.5 | 1.1 | 2.4 | Ω |
RDS(ON)_PU_LS | 低侧上拉开关电阻 | IGLx = 100mA,VGVDD = 12V | 2.7 | 4.5 | 8.3 | Ω |
RDS(ON)_PD_LS | 低侧下拉开关电阻 | IGLx = 100mA,VGVDD = 12V | 0.5 | 1.1 | 2.8 | Ω |
IDRIVEP_HS | 高侧峰值栅极拉电流 | VGSHx = 12V | 550 | 1000 | 1575 | mA |
IDRIVEN_HS | 高侧峰值栅极灌电流 | VGSHx = 0V | 1150 | 2000 | 2675 | mA |
IDRIVEP_LS | 低侧峰值栅极拉电流 | VGSLx = 12V | 550 | 1000 | 1575 | mA |
IDRIVEN_LS | 低侧峰值栅极灌电流 | VGSLx = 0V | 1150 | 2000 | 2675 | mA |
RPD_LS | 低侧无源下拉电阻 | GLx 至 LSS | 80 | 100 | 120 | kΩ |
RPDSA_HS | 高侧半有源下拉电阻 | GHx 至 SHx,VGSHx = 2V | 8 | 10 | 12.5 | kΩ |
自举二极管 | ||||||
VBOOTD | 自举二极管正向电压 | IBOOT = 100µA | 0.8 | V | ||
IBOOT = 100mA | 1.6 | V | ||||
RBOOTD | 自举动态电阻 (ΔVBOOTD/ΔIBOOT) | IBOOT = 100mA 和 50mA | 4.5 | 5.5 | 9 | Ω |
逻辑电平输入(BRAKE、DIR、EXT_CLK、SCL、SDA、SPEED/WAKE) | ||||||
VIL | 输入逻辑低电平电压 | AVDD = 3 至 3.6V | 0.25*AVDD | V | ||
VIH | 输入逻辑高电平电压 | AVDD = 3 至 3.6V | 0.65*AVDD | V | ||
VHYS | 输入滞后 | 50 | 500 | 800 | mV | |
IIL | 输入逻辑低电平电流 | AVDD = 3 至 3.6V | -0.15 | 0.15 | µA | |
IIH | 输入逻辑高电流 | AVDD = 3 至 3.6V | -0.3 | 0.1 | µA | |
RPD_SPEED | 输入下拉电阻 | SPEED/WAKE 引脚至 GND | 0.6 | 1 | 1.4 | MΩ |
逻辑电平输入 (DRVOFF) | ||||||
VIL | 输入逻辑低电平电压 | 0.8 | V | |||
VIH | 输入逻辑高电平电压 | 2.2 | V | |||
VHYS | 输入滞后 | 200 | 400 | 650 | mV | |
IIL | 输入逻辑低电平电流 | 引脚电压 = 0V; | -1 | 0 | 1 | µA |
IIH | 输入逻辑高电流 | 引脚电压 = 5V; | 7 | 20 | 35 | µA |
RPD_DRVOFF | 输入下拉电阻 | DRVOFF 至 GND | 100 | 200 | 300 | kΩ |
开漏输出(nFAULT、FG) | ||||||
VOL | 输出逻辑低电压 | IOD = -5mA | 0.4 | V | ||
IOZ | 输出逻辑高电流 | VOD = 3.3 V | 0 | 0.5 | µA | |
速度输入 - 模拟模式 | ||||||
VANA_FS | 模拟全速电压 | 2.95 | 3 | 3.05 | V | |
VANA_RES | 模拟电压分辨率 | 732 | μV | |||
速度输入 - PWM 模式 | ||||||
ƒPWM | PWM 输入频率 | 0.01 | 95 | kHz | ||
ResPWM | PWM 输入分辨率 | fPWM = 0.01 至 0.35kHz | 11 | 12 | 13 | 位 |
fPWM = 0.35 至 2kHz | 12 | 13 | 14 | 位 | ||
fPWM = 2 至 3.5kHz | 11 | 11.5 | 12 | 位 | ||
fPWM = 3.5 至 7kHz | 13 | 13.5 | 14 | 位 | ||
fPWM = 7 至 14kHz | 12 | 12.5 | 13 | 位 | ||
fPWM = 14 至 29.2kHz | 11 | 11.5 | 12 | 位 | ||
fPWM = 29.3 至 60kHz | 10 | 10.5 | 11 | 位 | ||
fPWM = 60 至 95kHz | 8 | 9 | 10 | 位 | ||
速度输入 - 频率模式 | ||||||
ƒPWM_FREQ | PWM 输入频率范围 | 占空比 = 50% | 3 | 32767 | Hz | |
睡眠模式 | ||||||
VEN_SL | 进入睡眠模式的模拟电压 | SPEED_MODE = 00b(模拟模式) | 40 | mV | ||
VEX_SL | 退出睡眠模式的模拟电压 | 2.6 | V | |||
tDET_ANA | 检测 SPEED/WAKE 引脚上的唤醒信号所需的时间 | SPEED_MODE = 00b(模拟模式),VSPEED/WAKE > VEX_SL | 0.5 | 1 | 1.5 | μs |
tWAKE | 从睡眠模式唤醒的时间 | VSPEED/WAKE > VEX_SL 以使 DVDD 电压可用,SPEED_MODE = 00b(模拟模式) | 3 | 5 | ms | |
tEX_SL_DR_ANA | 退出睡眠模式后驱动电机所需的时间 | SPEED_MODE = 00b(模拟模式) VSPEED/WAKE > VEX_SL,禁用 ISD 检测 |
30 | ms | ||
tDET_PWM | 检测 SPEED 引脚上的唤醒信号所需的时间 | SPEED_MODE = 01b(PWM 模式)11b(频率模式), VSPEED/WAKE > VIH |
0.5 | 1 | 1.5 | μs |
tWAKE_PWM | 从睡眠模式唤醒的时间 | VSPEED/WAKE > VIH 以使 DVDD 电压可用并释放 nFault,SPEED_MODE = 01b(PWM 模式)或 11b(频率模式) | 3 | 5 | ms | |
tEX_SL_DR_PWM | 从睡眠状态唤醒后驱动电机所需的时间 | SPEED_MODE = 01b(PWM 模式) VSPEED/WAKE > VIH,禁用 ISD 检测 |
30 | ms | ||
tDET_SL_ANA | 检测睡眠命令所需的时间 | SPEED_MODE = 00b(模拟模式) VSPEED/WAKE < VEN_SL,SLEEP_ENTRY_TIME = 00b 或 01b |
0.5 | 1 | 2 | ms |
tDET_SL_PWM | 检测睡眠命令所需的时间 | SPEED_MODE = 01b(PWM 模式)或 11b(频率模式),VSPEED/WAKE < VIL(PWM 模式和频率模式),SLEEP_ENTRY_TIME = 00b | 0.035 | 0.05 | 0.065 | ms |
SPEED_MODE = 01b(PWM 模式)或 11b(频率模式),VSPEED/WAKE < VIL(PWM 模式和频率模式),SLEEP_ENTRY_TIME = 01b | 0.14 | 0.2 | 0.26 | ms | ||
SPEED_MODE = 01b(PWM 模式)、11b(频率模式)或 00b(模拟模式),VSPEED/WAKE < VIL(PWM 模式和频率模式),VSPEED/WAKE < VEN_SL(模拟模式),SLEEP_ENTRY_TIME = 10b | 14 | 20 | 26 | ms | ||
SPEED_MODE = 01b(PWM 模式)、11b(频率模式)或 00b(模拟模式),VSPEED/WAKE < VIL(PWM 模式和频率模式),VSPEED/WAKE < VEN_SL(模拟模式),SLEEP_ENTRY_TIME = 11b | 140 | 200 | 260 | ms | ||
tEN_SL | 检测到睡眠命令后停止驱动电机所需的时间 | VSPEED/WAKE < VEN_SL(模拟模式)或 VSPEED/WAKE < VIL(PWM 和频率模式) | 1 | 2 | ms | |
待机模式 | ||||||
tEX_SB_DR_ANA | 退出待机模式后驱动电机所需的时间 | SPEED_MODE = 00b(模拟模式) VSPEED > VEN_SB,禁用 ISD 检测 |
6 | ms | ||
tEX_SB_DR_PWM | 退出待机模式后驱动电机所需的时间 | SPEED_MODE = 01b(PWM 模式) VSPEED > VIH,禁用 ISD 检测 |
6 | ms | ||
tDET_SB_ANA | 检测待机模式所需的时间 | SPEED_MODE = 00b(模拟模式) VSPEED < VEN_SB |
0.5 | 1 | 2 | ms |
tEN_SB_PWM | 检测待机命令所需的时间 | SPEED_MODE = 01b(PWM 模式)或 11b(频率模式), VSPEED < VIL,SLEEP_ENTRY_TIME = 00b |
0.035 | 0.05 | 0.065 | ms |
SPEED_MODE = 01b(PWM 模式)或 11b(频率模式), VSPEED < VIL,SLEEP_ENTRY_TIME = 01b |
0.14 | 0.2 | 0.26 | ms | ||
SPEED_MODE = 01b(PWM 模式)或 11b(频率模式), VSPEED < VIL,SLEEP_ENTRY_TIME = 10b |
14 | 20 | 26 | ms | ||
SPEED_MODE = 01b(PWM 模式)或 11b(频率模式), VSPEED < VIL,SLEEP_ENTRY_TIME = 11b |
140 | 200 | 260 | ms | ||
tEN_SB_DIG | 检测待机模式所需的时间 | SPEED_MODE = 10b(I2C 模式),SPEED_CMD = 0 | 1 | 2 | ms | |
tEN_SB | 检测到待机命令后停止驱动电机所需的时间 | VSPEED < VEN_SL(模拟模式)或 VSPEED < VIL(PWM 模式)或速度命令 = 0(I2C 模式) | 1 | 2 | ms | |
振荡器 | ||||||
fOSCREF | 外部时钟基准 | EXT_CLK_CONFIG = 000b | 8 | kHz | ||
EXT_CLK_CONFIG = 001b | 16 | kHz | ||||
EXT_CLK_CONFIG = 010b | 32 | kHz | ||||
EXT_CLK_CONFIG = 011b | 64 | kHz | ||||
EXT_CLK_CONFIG = 100b | 128 | kHz | ||||
EXT_CLK_CONFIG = 101b | 256 | kHz | ||||
EXT_CLK_CONFIG = 110b | 512 | kHz | ||||
EXT_CLK_CONFIG = 111b | 1024 | kHz | ||||
保护电路 | ||||||
VVREG_UVLO | 稳压器输入欠压锁定 (VREG-UVLO) | 电源上升 | 1.8 | 1.9 | 2 | V |
电源下降 | 1.7 | 1.8 | 1.9 | V | ||
VVREG_UVLO_HYS | 稳压器 UVLO 迟滞 | 上升至下降阈值 | 30 | 100 | 160 | mV |
tVREG_UVLO_DEG | 稳压器 UVLO 抗尖峰脉冲时间 | 5 | µs | |||
VDVDD_UVLO | 数字稳压器欠压锁定 (DVDD-UVLO) | 电源电压上升 | 1.2 | 1.25 | 1.32 | V |
VDVDD_UVLO | 数字稳压器欠压锁定 (DVDD-UVLO) | 电源电压下降 | 1.25 | 1.35 | 1.45 | V |
VPVDD_UV | PVDD 欠压锁定阈值 | VPVDD 上升 | 4.3 | 4.4 | 4.5 | V |
VPVDD 下降 | 4 | 4.1 | 4.25 | |||
VPVDD_UV_HYS | PVDD 欠压锁定迟滞 | 上升至下降阈值 | 225 | 265 | 325 | mV |
tPVDD_UV_DG | PVDD 欠压抗尖峰脉冲时间 | 10 | 20 | 30 | µs | |
VAVDD_POR | AVDD 电源 POR 阈值 | AVDD 上升 | 2.7 | 2.85 | 3.0 | V |
AVDD 下降 | 2.5 | 2.65 | 2.8 | |||
VAVDD_POR_HYS | AVDD POR 迟滞 | 上升至下降阈值 | 170 | 200 | 250 | mV |
tAVDD_POR_DG | AVDD POR 抗尖峰脉冲时间 | 7 | 12 | 22 | µs | |
VGVDD_UV | GVDD 欠压阈值 | VGVDD 上升 | 7.3 | 7.5 | 7.8 | V |
VGVDD 下降 | 6.4 | 6.7 | 6.9 | V | ||
VGVDD_UV_HYS | GVDD 欠压迟滞 | 上升至下降阈值 | 800 | 900 | 1000 | mV |
tGVDD_UV_DG | GVDD 欠压抗尖峰脉冲时间 | 5 | 10 | 15 | µs | |
VBST_UV | 自举欠压阈值 | VBSTx - VSHx,VBSTx 上升 | 3.9 | 4.45 | 5 | V |
VBSTx - VSHx,VBSTx 下降 | 3.7 | 4.2 | 4.8 | V | ||
VBST_UV_HYS | 自举欠压迟滞 | 上升至下降阈值 | 150 | 220 | 285 | mV |
tBST_UV_DG | 自举欠压抗尖峰脉冲时间 | 2 | 4 | 6 | µs | |
VDS_LVL | VDS 过流保护阈值基准 | SEL_VDS_LVL = 0000 | 0.04 | 0.06 | 0.08 | V |
SEL_VDS_LVL = 0001 | 0.09 | 0.12 | 0.15 | V | ||
SEL_VDS_LVL = 0010 | 0.14 | 0.18 | 0.23 | V | ||
SEL_VDS_LVL = 0011 | 0.19 | 0.24 | 0.29 | V | ||
SEL_VDS_LVL = 0100 | 0.23 | 0.3 | 0.37 | V | ||
SEL_VDS_LVL = 0101 | 0.3 | 0.36 | 0.43 | V | ||
SEL_VDS_LVL = 0110 | 0.35 | 0.42 | 0.5 | V | ||
SEL_VDS_LVL = 0111 | 0.4 | 0.48 | 0.56 | V | ||
SEL_VDS_LVL = 1000 | 0.5 | 0.6 | 0.7 | V | ||
SEL_VDS_LVL = 1001 | 0.65 | 0.8 | 0.9 | V | ||
SEL_VDS_LVL = 1010 | 0.85 | 1 | 1.15 | V | ||
SEL_VDS_LVL = 1011 | 1 | 1.2 | 1.34 | V | ||
SEL_VDS_LVL = 1100 | 1.2 | 1.4 | 1.58 | V | ||
SEL_VDS_LVL = 1101 | 1.4 | 1.6 | 1.78 | V | ||
SEL_VDS_LVL = 1110 | 1.6 | 1.8 | 2 | V | ||
SEL_VDS_LVL = 1111 | 1.7 | 2 | 2.2 | V | ||
VSENSE_LVL | VSENSE 过流保护阈值 | LSS 至 GND 引脚 = 0.5V | 0.48 | 0.5 | 0.52 | V |
tDS_BLK | VDS 过流保护消隐时间 | 0.5 | 1 | 2.7 | µs | |
tDS_DG | VDS 和 VSENSE 过流保护抗尖峰脉冲时间 | 1.5 | 3 | 5 | µs | |
tSD_SINK_DIG | DRVOFF 峰值灌电流持续时间 | 3 | 5 | 7 | µs | |
tSD_DIG | DRVOFF 数字关断延迟 | 0.5 | 1.5 | 2.2 | µs | |
tSD | DRVOFF 模拟关断延迟 | 7 | 14 | 21 | µs | |
TOTSD | 热关断温度 | TJ 上升, | 160 | 170 | 187 | °C |
THYS | 热关断迟滞 | 16 | 20 | 23 | °C | |
I2C 串行接口 | ||||||
VI2C_L | 低电平输入电压 | -0.5 | 0.3*AVDD | V | ||
VI2C_H | 高电平输入电压 | 0.7*AVDD | 5.5 | V | ||
VI2C_HYS | 迟滞 | 0.05*AVDD | V | |||
VI2C_OL | 低电平输出电压 | 2mA 灌电流漏极开路 | 0 | 0.4 | V | |
II2C_OL | 低电平输出电流 | VI2C_OL = 0.6V | 6 | mA | ||
II2C_IL | SDA 和 SCL 上的输入电流 | -10(1) | 10(1) | µA | ||
Ci | SDA 和 SCL 的电容 | 10 | pF | |||
tof | 从 VI2C_H(最小值)到 VI2C_L(最大值)的输出下降时间 | 标准模式 | 250(2) | ns | ||
快速模式 | 250(2) | ns | ||||
tSP | 必须由输入滤波器进行抑制的尖峰脉冲宽度 | 快速模式 | 0 | 50(3) | ns | |
EEPROM | ||||||
EEProg | 编程电压 | 1.35 | 1.5 | 1.65 | V | |
EERET | 保持 | TA = 25℃ | 100 | 年 | ||
TJ = -40 至 150℃ | 10 | 年 | ||||
EEEND | 耐久性 | TJ = -40 至 150℃ | 1000 | 周期数 | ||
TJ = -40 至 85℃ | 20000 | 周期 |