ZHCSQ43 january 2023 MCT8329A
PRODUCTION DATA
在待机模式下,栅极驱动器、AVDD LDO 和 I2C 总线处于工作状态。可以通过将 DEV_MODE 配置为 0b 来将器件配置为进入待机模式。表 7-3 介绍了进入和退出标准状态的条件。可以使用方程式 12 至方程式 19 推导出不同输入模式(模拟或 PWM 或 I2C 频率)的待机进入和退出标准。
速度命令模式 | 进入待机状态,DEV_MODE = 0b | 退出待机条件 | 进入睡眠条件,DEV_MODE = 1b | 退出睡眠条件 |
---|---|---|---|---|
SPEED/WAKE 引脚上的模拟输入 | SPEED/WAKE 引脚电压 < VEN_SB | SPEED/WAKE 引脚电压 > VEX_SB 达 tDET_ANA | SPEED/WAKE 引脚电压 < VEN_SL 达 tDET_SL_ANA(SPD_CTRL_MODE = 00b 或 01b) 或达 tDET_SL_PWM(SPD_CTRL_MODE = 10b 或 11b)。 |
SPEED/WAKE 引脚处于高电平(V > VIH) 达 tDET_ANA |
DACOUT/SOx/SPEED_ANA 引脚上的模拟输入 | DACOUT/SOx/SPEED_ANA 引脚电压 < VEN_SB 或 SPEED/WAKE 引脚处于低电平(V < VIL)达 tEN_SB_PWM |
DACOUT/SOx/SPEED_ANA 引脚电压 > VEX_SB 达 tDET_ANA 和 SPEED/WAKE 引脚处于高电平(V > VIH) 达 tDET_PWM |
SPEED/WAKE 引脚处于低电平 (V < VIL) 达 tDET_SL_PWM | SPEED/WAKE 引脚处于高电平(V > VIH) 达 tDET_PWM |
PWM | SPEED/WAKE 引脚 PWM 占空比 < DUTYEN_SB | SPEED/WAKE 引脚 PWM 占空比 > DUTYEX_SB | SPEED/WAKE 引脚处于低电平 (V < VIL) 达 tDET_SL_PWM | SPEED/WAKE 引脚处于高电平(V > VIH) 达 tDET_PWM |
频率 | SPEED/WAKE 引脚频率 < FEN_SB | SPEED/WAKE 引脚频率 > FEX_SB | SPEED/WAKE 引脚处于低电平 (V < VIL) 达 tDET_SL_PWM | SPEED/WAKE 引脚处于高电平(V > VIH) 达 tDET_PWM |
I2C | SPEED_CTRL < SPEED_CTRLEN_SB | SPEED_CTRL > SPEED_CTRLEX_SB | SPEED/WAKE 引脚电压 < VIL 达 tDET_SL_PWM 和 SPEED_CTRL 被编程为 0。 |
SPEED/WAKE 引脚电压 > VIH 达 tDET_PWM |