ZHCSRS3A february 2023 – june 2023 MSPM0G1505 , MSPM0G1506 , MSPM0G1507
ADVANCE INFORMATION
MSPM0Gxx MCU 包含一个低功耗高性能 SRAM 存储器，可在器件支持的 CPU 频率范围内实现零等待状态访问。MSPM0Gxx MCU 还提供受 ECC 保护、具有硬件奇偶校验且高达 32KB 的 SRAM。SRAM 存储器可用于存储易失性信息，例如调用栈、堆、全局数据和代码。SRAM 存储器内容在运行、睡眠、停止和待机操作模式下完全保留，并在关断模式下丢失。该器件提供了写保护机制，使应用能够防止意外修改 SRAM 存储器的内容。在将可执行代码放入 SRAM 时写保护很有用，因为它可以针对 CPU 或 DMA 无意覆盖代码提供一定程度的保护。将代码放置在 SRAM 中可以通过实现零等待状态操作和降低功耗来提高关键循环的性能。请注意，如果要将 DMA 控制器配置用于访问 SRAM 的 DMA 传输，则 DMA 或 CPU 不得使用受 ECC 保护的 SRAM 地址区域。在 DMA 必须访问 SRAM 的情况下，应将 DMA 和 CPU 配置为仅使用进行奇偶校验的 SRAM 地址区域或未校验的 SRAM 地址区域