ZHCSRS3A february 2023 – june 2023 MSPM0G1505 , MSPM0G1506 , MSPM0G1507
ADVANCE INFORMATION
直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址，而无需 CPU 干预。例如，DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式，而无需将其唤醒来在外设之间移动数据，DMA 降低了系统功耗。
这些器件中的 DMA 支持以下重要特性：
表 8-2 列出了使用 DMA 存储器映射寄存器中的 DMATCTL.DMATSEL 控制位配置的可用 DMA 触发。请注意，如果要将 DMA 控制器配置用于访问 SRAM 的 DMA 传输，则 DMA 或 CPU 不得使用受 ECC 保护的 SRAM 地址区域。在 DMA 必须访问 SRAM 的情况下，应将 DMA 和 CPU 配置为仅使用进行奇偶校验的 SRAM 地址区域或未校验的 SRAM 地址区域
| 触发 0:12 | 吸电流 | 触发 13:24 | 源 |
|---|---|---|---|
| 0 | 软件 | 13 | SPI1 发布者 1 |
| 1 | 通用订阅者 0 (FSUB_0) | 14 | SPI1 发布者 2 |
| 2 | 通用订阅者 1 (FSUB_1) | 15 | UART3 发布者 1 |
| 3 |
AES 发布者 1 |
16 | UART3 发布者 2 |
| 4 |
AES 发布者 2 |
17 | UART0 发布者 1 |
| 5 |
AES 发布者 3 |
18 | UART0 发布者 2 |
| 6 |
DAC0 发布者 2 |
19 | UART1 发布者 1 |
| 7 | I2C0 发布者 1 | 20 | UART1 发布者 2 |
| 8 | I2C0 发布者 2 | 21 | UART2 发布者 1 |
| 9 | I2C1 发布者 1 | 22 | UART2 发布者 2 |
| 10 | I2C1 发布者 2 | 23 | ADC0 发布者 2 |
| 11 | SPI0 发布者 1 | 24 | ADC1 发布者 2 |
| 12 | SPI0 发布者 2 |