米6体育平台手机版

ZHCSUH5B October 2023 – May 2024 MSPM0G3105-Q1 , MSPM0G3106-Q1 , MSPM0G3107-Q1

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

DGS|28
PM|64
RHB|32
RGZ|48
DGS|32
PT|48
DGS|20

散热焊盘机械数据 (封装 | 引脚)

订购信息

zhcsuh5b_oa

7.18.1 SPI

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
SPI
f_SPI	SPI 时钟频率	时钟最大速度 = 32MHz 1.62V < VDD < 3.6V 控制器模式			16	MHz
f_SPI	SPI 时钟频率	时钟最大速度 = 32MHz 1.62V < VDD < 3.6V 外设模式			16	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 32MHz 1.62V < VDD < 3.6V 控制器模式			16	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 48MHz 1.62V < VDD < 2.7V 具有高速 IO 的控制器模式			24	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 64MHz 2.7V < VDD < 3.6V 具有高速 IO 的控制器模式			32	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 32MHz 1.62V < VDD < 3.6V 外设模式			16	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 48MHz 1.62V < VDD < 2.7V 具有高速 IO 的外设模式			24	MHz
f_SPI	SPI 时钟频率	时钟最大速度 >= 64MHz 2.7V < VDD < 3.6V 具有高速 IO 的外设模式			32	MHz
DC_SCK	SCK 占空比		40	50	60	%
控制器
t_{SCLK_H/L}	SCLK 高电平或低电平时间		(t_SPI/2) - 1	t_SPI / 2	(t_SPI/2) + 1	ns
t_CS.LEAD	CS 提前时间，CS 有效至时钟	SPH=0	1 个 SPI 时钟
t_CS.LEAD	CS 提前时间，CS 有效至时钟	SPH=1	1/2 个 SPI 时钟
t_CS.LAG	CS 滞后时间，最后一个时钟到 CS 无效		1 个 SPI 时钟
t_CS.ACC	CS 访问时间，CS 有效到 PICO 数据输出				1/2 个 SPI 时钟
t_CS.DIS	CS 禁用时间，CS 无效到 PICO 高阻抗				1 个 SPI 时钟
t_SU.CI	POCI 输入数据设置时间⁽¹⁾	2.7V < VDD < 3.6V，延迟采样已启用	1			ns
t_SU.CI	POCI 输入数据设置时间⁽¹⁾	1.62V < VDD < 2.7V，延迟采样已启用	1			ns
t_SU.CI	POCI 输入数据设置时间⁽¹⁾	2.7V < VDD < 3.6V，无延迟采样	29			ns
t_SU.CI	POCI 输入数据设置时间⁽¹⁾	1.62V < VDD < 2.7V，无延迟采样	37			ns
t_HD.CI	POCI 输入数据保持时间	延迟采样已启用	24			ns
t_HD.CI	POCI 输入数据保持时间	无延迟采样	0			ns
t_VALID.CO	PICO 输出数据有效时间⁽²⁾				10	ns
t_HD.CO	PICO 输出数据保持时间⁽³⁾		6			ns
外设
t_CS.LEAD	CS 提前时间，CS 有效至时钟		11			ns
t_CS.LAG	CS 滞后时间，最后一个时钟到 CS 无效		1			ns
t_CS.ACC	CS 访问时间，CS 有效到 POCI 数据输出				26	ns
t_CS.DIS	CS 禁用时间，CS 无效到 POCI 高阻抗				26	ns
t_SU.PI	PICO 输入数据设置时间		7			ns
t_HD.PI	PICO 输入数据保持时间		0			ns
t_VALID.PO	POCI 输出数据有效时间⁽²⁾	2.7V < VDD < 3.6V			25	ns
t_VALID.PO	POCI 输出数据有效时间⁽²⁾	1.62V < VDD < 2.7V			31	ns
t_HD.PO	POCI 输出数据保持时间⁽³⁾		5			ns

(1) 启用延迟采样功能后，POCI 输入数据设置时间可得到完全补偿。

(2) 指定输出更改 SCLK 时钟边沿后将下一个有效数据驱动到输出所需的时间。

(3) 指定输出更改 SCLK 脉冲边沿后输出上数据保持有效的时长。