TI 建议将 10µF 和 0.1µF 的低 ESR 陶瓷去耦电容组合连接至 VDD 和 VSS 引脚。可以使用电容值较大的电容，但可能会影响电源轨斜升时间。去耦电容必须尽可能靠近其去耦的引脚的位置（几毫米范围内）。

NRST 复位引脚需要连接一个外部 47kΩ 上拉电阻器和一个 10nF 下拉电容器。

SYSOSC 频率校正环路 (FCL) 电路利用一个组装在 ROSC 引脚和 VSS 之间的外部 100kΩ 电阻器，通过为 SYSOSC 提供精密基准电流来稳定 SYSOSC 频率。该电阻器需要具有 0.1% 的精度，如果未启用 SYSOSC FCL，则不需要该电阻器。

对于支持外部晶体的器件，需要为晶体振荡器引脚使用外部旁路电容器。请参阅 MSPM0 L 系列 32MHz 微控制器技术参考手册，其中介绍了如何计算电容器的容值。

VCORE 引脚上需要连接一个 0.47μF 的电容器，并且该电容器需要靠近器件放置，与器件接地端之间的距离最小。

对于 5V 容限开漏 IO (ODIO)，需要使用一个上拉电阻器来输出逻辑高电平信号。如果使用了 ODIO，那么这是实现 I²C 和 UART 功能所必需的。

图 9-1 典型应用原理图