对于运算放大器来说，要求最苛刻但很常见的负载条件之一是容性负载。通常，容性负载是模数转换器 (ADC) 的输入，其中包括推荐用于改善 ADC 线性度的附加外部电容。当容性负载直接置于输出引脚上时，高速高开环增益放大器（如 OPA2673）可能非常容易降低稳定性和闭环响应峰值。考虑放大器开环输出电阻时，该容性负载会在信号路径中引入额外的极点，从而可以减小相位裕度。

当主要考虑因素为频率响应平坦度、脉冲响应保真度和失真时，最简单和最有效的解决方案是在放大器输出端与容性负载之间插入串联隔离电阻器 (R_ISO) 来隔离容性负载 (C_L) 与反馈环路。图 8-6 显示了该配置。该方法不会消除环路响应中的极点，而是会移动极点，并在更高的频率下增加零点。附加的零点可用于消除来自容性负载极点的相位滞后，从而增大相位裕度并提高稳定性。图 8-7 展示了建议的 R_ISO 与 C_L 之间的关系，而图 8-8 展示了使用优化的 R_ISO 值产生的频率响应。

图 8-6 使用输出串联隔离电阻器驱动大容性负载

图 8-7 建议的 R_ISO 与容性负载间的关系

图 8-8 频率响应与容性负载间的关系